Institut National des Sciences Appliquées et Technologie SOMMAIRE Département de Génie Physique & Instrumentations ‘TP1 : Logique combinatite 1) ‘TP? : Logique combinatore (I), : ‘TPS : Logique séquentill oe TRAVAUX PRATIQUES Systemes Logiques (Trone commun — MPI) Année Universitaire 2014/2018insar. Syme ois mNsar 2h spines tics Travaux pratiques N°L LOGIQUE COMBINATOIRE (1) 7 = 1 But: [Le but de cette manipulation est de se familsriser avec les circuits de base dela | ©} =| | ol «x 0 0 T i logique combinatoire en titant des exemples simples et en ciblant quelques fonctions. Donner expression logique de Sen fonetion de A et B, 2- Ede des ports logines de base: 2-1 Porte "ET" if Cibler une porte ET LasortieS est 0 siA=.....0uB= 2.3 Porte "NAND* + prendre deux interrupteuts pour les entiées A ct B, ‘4 visulisor 'éat dela sorte 8 ii Dresser la table de rit de cette porte ET : 1 Cabler une porte NAND ‘¢ prendre deux interrupteus pour les entrées A et B. 4 visualiser état de la sorte S. es i . ii Dresser la table de vérité de cette porte NAND Oa) Canes pape ps ee Ee lo ]9 1 : eee 0 i 1 Tee DDanerexpressonloigue de Sen fonction de At B a LasonieS esta 151A=....€ B=... 0 Donner l’expression logique de S en fonction de A et B. 2-2 Porte "OU" Lasortic $ cst 40 si A~...\..¢t B~ : 2-4 Porte “OU EXCLUSIF® 1 Cabier une pone OU i) Ciblr une porte OU EXCLUSIE + prendre deux interrupteurs pour les entrées A et B. 4+ visualser état de la sotieS. 4 prendre deux interrupteurs pour les entrées A et B, 4+ visualise Métat de Ia sortie SINSAT. EP Sytner li Dresser la table de vérité de cete fonction pes] tps ot 1 > a re ee. Donne expression logigue de Sen fonction de A et B. 5 Réalistion de quelques fonctions logiques a base de porte NOR : 3.1 Fonction "NON" Donner fs équations permettant la réalisation d'une fonction NON a Vide des ports NOR A deux entées. Ke a En déduire les logigrammes correspondants. 3-2 Fonction "ET |v Exprimer Péquation de cette fonction & aide des produits NOR ABs {iy Donner le logigramme correspondnt. lil Realise cet fonction & ade des portes NOR & deux ents. 3.3 Fonction "OU" ‘Mette I’équation de la fonetion OU AB {i Trouver le logigramme correspondant. Réaliscr cette fonction & aide des portes NOR a deux entrées. aide des produits NOR ‘4 Simplifies t cdbler les fonctions suivantes : fey) = yt BT4E Ala year esky fee) xJ2+BE4 ns INsas. TP Spine tegen Donner pour chaque cas, la able de vérité de la fonction. S- Addition Binaire Soit 8 addtionner deux nombres binaires A=(Ay...AaAsAg) et B=(B,...B3B,B). Comme en décima, il faut partir de Ia table d’addition, effectuer Vopération colonne (c--d poids par poids) et reporter la retenue éventuelle dans la colonne suivante, 5-1 Demi-additionneur est un circuit qui permet de réaiser addition de 2 nombres B sans retenue précédente. res A et iV SoitS et R respectivement la somme et la reteaue de cette addition Dresser Ia table de vérité correspondante : pee eee >| Aelel 4 ii! Déterminer les fonctions logiques comrespondantes @ la sorte S et & la retenue R. En déduire fe logigramme d'un demi-addit i) Cabler et tester ce citeut 5-2 Additionneur complet Le demi-additionneur précédent ne permet pas de tenir compte de la retenue de stage prscédent i Proposer une solution a ce probléme en utilisant les circuits demi- ‘additionneur. {il Déduire le logigramme correspondant. i! CAbleret tester le circuit additionneur a iv/ Verifier ce résutatavee I'un des additionneurs disponibles sur simulateur logique (voir annexe 2). iuysar _ mes lus sar 7 1p Spiess Annexe 1 Représentation des opérateurslogiques. Annexe 2 B se Additionneur : 7483 a ‘Ansiensymbote [Noweawsymbole | Fonction raise S eae », : ‘Creal de brochage. a woe « * z Eb: Bates wr Ee 1 = we LEP Z ov=Now Nok a %, AVA) aTfab-e fe-are a ; O0-NONANE-ORINVERT fee eee ee Pee | Pe oe enn ae Beara | . a] fp pa eet | eee eee pete | eee pee epee ae Ae pe tebe oe eae : - OT BER Te ea boD= | SER peemes te Powe sore 5 eats a oe T 4 jena Ree ee = 1 Face NONI aI eHeaeor hee epee oe | Rb crises aa ae aa ae 4b: Fcc NON PoE ‘H= High level (niveau haut) ; ‘Low level (niveau bas). pole s—fop—e fore a Ao Al Ae A | ou. umtotiens pou comp & = a ir ae Pat) van P ee any “ii cn) z Fo 5 =NON are c boD>« 2p c[atet steerer Gang cre Additionneur cot ates d Gone B BB By Schéma bloc du décodeur. Remaryue: es cons ry By As Bet Cy (Cary sot lates por dering es sores ct Fact [nya dee sume nrc Ueto yy By Aye By nals uss por Brae ex serine E41 Cy (Cayo wr - 7Travaux pratiques N°2 LOGIQUE COMBINATOIRE (11) 1- Général: (On se propose d'étudior et réaliser des fonctions complexes en Iogique combinatoire. Dans cette partie, on va donner les principes de fonctionnement des ‘composants suivant : Décodeur, Démultiplexeur et Comparateur. 1-1 Décodeur Un décodeur est un circuit logique qui éablit In eomespondance entre un code d'enttée binare de n bits et 2° lignes de sonies. Pour chacune des ‘combinaisons possibles des entées, une seule ligne de sortie est vaidée & la fois, La figure 1 montre le schéma général d’un décodur ayant n entrées et 2” sorties. | | nenitées) | | Dévodeur | | >" sorties | t Figure 1: Schéma général d'un décodeur, 1-2,Démuliplexeur Un mulplexeur est sollcité par plusieurs entrées, mais ne tansmet qu'une entrée & a sortie, Un démultiplexeur effectue Popération inverse; il n'a qu’une entrée et dirige celle-ct vets Ia sortie désinée, choisie par les entées de sélection, Le démultiplexeur posséde : une enttée de données, a entrées de sélection et 2° sorties. Pour chaque combinaison des variables de sélection, ‘entrée de données es orient vers une sorte, axsar ‘Batre de sélection Figure 2: Schéma général d’un démultipiexeur 1-3 Comparateur Cest un cireut logique combinatoire qui compare deux nombres et produit des sorties indiquant le résultat de cet comparaison : AB, AB. Enuges en Bey Bs Bax Be cascade Lik E(A>B) ——> ActB deux E(AB) Figure 3; Schéma général d'un comparateur. Remarque : La comparsison est effectae bit par bit en commencant parle poids le plus fort 2- Manipulation : Etude des circuits 74138 et 7485 : 2-1 Le décodeur 74138 annexe 3) i Quel doit etre I's des entrées de validation Gi et Gp, pour que le cteuit fonctionne comme un décoseur,[Link] li/ Ce dscodeur posséde trois entrées (C, B, A) et 8 sorties (7,0). Cébler ce ‘composant et vérifier sa table de vérité, pour assurer la fonction du <écodage. iil En utlsant le dScodeur préoSdent et des pores logiques, montrer que l'on pout réaliser les fonctions suivants : + Dans le cas d'un décodeur 3 entrées de sélection. R24ac+aBe R-ABE+ABC+ABC + Dans le cas d'un décodeur a2 entrées de sélection. -4@8 Raa Donner les schémas de edblage proposts. 2-2 Le démuliplexeur Le méme composent 74138 peut fonctionner en tant que démultiplexear (entrée, 8 sorties). ly Transformer Te décodeur préoédent en démutiplexeur en agisant sur Tes entrées de validation. Précser entrée des données (E). ii/On veut transmette la donnée D sur la sorte 1. Que sera ’éat des entrées de sélection A, B et C ainsi que Iéta de sorties restants. 1 D 0 ii D est un signal eréneau de fréquence 1 He pris directement da simulateur. (Cbler et tester le sché me proposé. 2.3 Le comparateur (annexe 4) i A Taide des portes logiques, réliser un comparateur pour deux chiffes binaires Ao et Bo, qui détecte les ats suivants : Ac=By, AyBy. ii’ Déduire celui ’un comparateur de deux nombres de 2 chifites (AiAy et BBs) (sans céblge). iy Comment peut-on réliser Ia comparison pour des mots de 5 pis en INSAT. ie TPS eggs Annexe 3 Décodeur / Démultiplexeur : 74138 Cirguit de trochage. be 0 x a Validation sf =Gy+ Go = High level (niveau haut); L= Low level (niveau bas). X= indifférem, Ge ABC écodeur utilisant le composant 7485 précablé sur simulateurlogique (Annexe 3) et 01234567 celui pour deux chiffes binaires proposés dans la question précédente ? Schéma bloc du décodeur. 5 cd ~ fe 7 7 1Annexe 4 Tava prague NS LOGIQUE SEQUENTIELLE agp Se wary fe ha: room] a toe] BBN > Cte mast pret onion ae cos de as ls gues woe me esses RS, , IK. Un apiation x om se ale saci) fa ® 2 Einde des Admensaires i conn] pA» it Sas 2.1 ase RS — Ap sports NAND Tnéesb Comparer Tntrdes cascade 5 5 a it x yam x x eee x x xp we x xe x plea ie = x xp = * xe eB AS x a Spr ASb[ ASE x xr pan [as 3, H Tope FASB, 4 ree BASE, © ate i= High level (aveau hai) 5 T= Low evel (vent bas). X= indifferent Ao A As A FAB Lo sia) Bes | E(A=B>—| ——Comparctour Lex siAqs) } Stes Bao fo stacey fo 04 BOB BB Schéma bloc du décodeur. © ~ Cibler une bascule RS. + Prendre deux interrupteurs pour les entées Ret S. + Visualiser tat des sorties Qe. 2 >—Y if Compléter la table de vérté suivante: R S| Qa _o a 0 | 0 0 7 o |‘o [4 Alo “o 1 0 % | 9 ° 4 1 he z 0 o 2 A, 1 © 4 © t T 0 Z 1 1 1 |/ NB. Dans la table ci-dessus, I'éat préeédent Q.,, est considésé comme Giant une entrée supplémentaite. if Complétet le chronogramme de fonctionnement de a bascule RS. i FEINSAT EP Sistine lepigaes DDéterminer l'état logigue des entrées R et § correspondant a la fonction rémoire de la bascule : 2-2 Bascule RS syncione : RST iv Transformer la bascule RS précédente en bascule RST comme I'indique le schéma suivant: R r Q 8 i Prendre un interrupteur pour eibler la commande horloge T. i/ Dresser la table de vérté ot le ehronogramme de fonctionnement de la bascule RST. Que peut-on conclure? Pour remédier au probléme d'indStermination caust par la bascule RS, on fait appel a dautresbascules du type D et JK. 23 Baseule D Avec une bascule D, on esse pour chaque top d"horloge, de recopier état de Pentrée DA la sortie Q. [Bn se servant des cellules du simulateu: \ ‘i Cabler une bascule D 4 Prendte trois interupteurs pout Jes entrées R, $ et Det un bouton vous pour ents hoa.) 4 Visualiser Métat des sortics Q of Q ( if Dresser la table de vérité et le chronogramme de fonetionnement de le (2) baeated. LAS uand est ce que Q pend l'état de D*. \Remarques \. = Ret sont deur entées de forcage et non pas exe den aseale RS iégrée dans la bascule D. Pour que la bascule fonction, il faut ésactiver cos deux entrées. 15 INSAT ae ct 1. Systm, = Sion active ces entrées, la bascule se comporte comme une bascule RS. 24 Basevle JK Lat dune bascule JK dépend des entrées Jet K Je" Jump? : saut état 1 K:" KI": force Métat 40 [Link] des celles du simulateurlogique | Cabler une baseule JK. “+ Prondre quatre interrupteus pour les entrées R, S, Jet K et un bouton poussoir pour "entrée horloge Cy. “¥ Visualiser état des sorties. Dresser a table de veri ij Donner le chronogremme de fonctionnement de la bascule 3K. ‘Quand est ce qu’ ya basculement de 'éat dela sortie ? Remarque ‘Mémes remazques que dans le cas de la bascule D. 4+ Combinaison des bascules : 34 Diviseur par 2 ‘Nous voulons diviser la fréquence d'un signal d’borloge par 2 34-1 BaseuleD ‘iy proposer un schéma de ciblage. i cAbler le schéma proposé en ehoisissant un signal d'horloge de période Ggale ds. visualise & oscilloscope le signal d'horloge avec oelui de la sorte Q. iv/en déduire instant de basculement de la sortie Q. 34-2 Bascule JK {proposer un schéma de eAblage. fi eabler le schéma proposé en choisissant un signal d'horloge de période Gales.Br Stes ies si visualise selloscope Ie signal Phorloge avec cel de la sortie Q in/ en déduire instant de basulement de la sortie . 3.2 Compleur asynehone Uiliser les mémes schémas de montage proposés duns $3.1 pour séaisr des compteursssynchrones modulo 4 Pour chaque moniage rendre des interrupters pour les entrées en choisisant le signal horloge de piode gale ats 4) Cable chaque montage propos. Verifier es résutals n uilsant des Leds [A Vaide de un des afficheurs disponibles sur le simulateur logique, vier te bon fonctionnement du montage, cesta dre qu’l ‘agit bien de compteur cet non de décompteur ii Tracers chronogramames du signal & horloge et des sorties compteut EPS ees Annexe 5 ___Représentation des bascules. At Nouveau symbole ‘Remarques ea p— | essai apse inmétinenet ax feaaees es stile. Le ene Prot ot Char pdt onsen § eens aos Cl areas 1D. ALLA La escule 7473 dpe abe de i ences tvige sgn vec an oorionsment ive setave herogt |SBeyentnr ou oe sta sae ‘Ste quand even se tint eu lesymbslet en dit. Lit ALdL Laas 4573, apts sa bled fe art | ope namie option Fe edad T Labacnle 7110s eon et (itequale crepe intron be {ison O31 eet ae Ste ase tin (1-9 010). arte peat ses pnt Powe dione ea baele ei ener es tae