Circuits Logiques Programmables (CPLD,FPGA,VHDL): 2023 / 2024 Iset Sousse
TD 1
Circuits Logiques Programmables (PLD)
Février 2024
1 Exercice 1 :
Soit le PAL ci-dessous :
On désire implémenter , à l’aide de ce circuit, les fonctions suivantes : O3 = A · B · C · D ,
O2 = A + B + C + D , O1 = A · B · C · D , O0 = A ⊕ B ⊕ C .
(1.1) Quels sont les caractéristiques des fonctions que l’on peut réaliser avec ce PAL ( nombre
de termes produits) ?
(1.2) Une croix représente un fusible non-claqué. Supprimer les croix nécessaires afin de réaliser
les fonctions souhaitées. (Annexe 1)
TD 1 [Link] : [Link]@[Link] 1/8
Circuits Logiques Programmables (CPLD,FPGA,VHDL): 2023 / 2024 Iset Sousse
2 Exercice 2 :
On désire réaliser un convertisseur code BCD code Gray à 4 entrées.
(2.1) Donner la table de vérité du système,
(2.2) Simplifier les équations logiques à l’aide des tableaux de Karnaugh,
(2.3) On souhaite utiliser le PAL dont le schéma se trouve à l’exercice 1. Supprimer les croix
nécessaires afin de réaliser les fonctions souhaitées. (Utilisation Annexe 2).
3 Exercice 3 :
On souhaite réaliser un comparateur travaillant sur deux bits. Il possède deux entrées sur
deux bits appelées AB et CD et 4 sorties : AB = CD(EQ), AB , CD(N Q), AB < CD(LT ) et AB >
CD(GT )
(3.1) Donner la table de vérité du circuit,
(3.2) Simplifier les équations logiques à l’aide des tableaux de Karnaugh,
(3.3) On souhaite utiliser le PAL dont le schéma se trouve à l’exercice 1. Supprimer les croix
nécessaires afin de réaliser les fonctions souhaitées (Annexe 3).
4 Exercice 4 :
On souhaite réaliser un décodeur hexadécimal pour afficheur 7 segments du schéma suivant
(les LED réalisées par l’afficheur sont allumées si la cathode est à 0 V) :
TD 1 [Link] : [Link]@[Link] 2/8
Circuits Logiques Programmables (CPLD,FPGA,VHDL): 2023 / 2024 Iset Sousse
(4.1) Donner la table de vérité du circuit,
(4.2) Simplifier les équations logiques à l ?aide des tableaux de Karnaugh,
(4.3) On souhaite utiliser un PAL 16L8 (voir schéma Annexe4). Quelles sont ses caractéris-
tiques ?
(4.4) Placer les croix nécessaires sur le schéma suivant afin de réaliser les fonctions souhaitées.
5 Exercice 5 :
On souhaite réaliser un registre à décalage universel 8 bits (en fait, il s’agit d’une rotation à
gauche). Il possède 3 entrées de contrôle S2 ,S1 et S0 indiquant le nombre de décalage à gauche à
effectuer sur les bits de données D7 , D6 , ..., D0 . La donnée décalée à gauche est disponible sur les
sorties O7 , O6 , ..., O0 .
(5.1) Donner la table de vérité du circuit ,
(5.2) Donner les équations logiques des sorties,
(5.3) On souhaite utiliser un PAL 20R8 (voir schéma Annexe5). Quelles sont ses caractéris-
tiques ?
(5.4) Placer les croix nécessaires sur le schéma afin de réaliser les fonctions souhaitées.
TD 1 [Link] : [Link]@[Link] 3/8
Circuits Logiques Programmables (CPLD,FPGA,VHDL): 2023 / 2024 Iset Sousse
Annexe 1 :
TD 1 [Link] : [Link]@[Link] 4/8
Circuits Logiques Programmables (CPLD,FPGA,VHDL): 2023 / 2024 Iset Sousse
Annexe 2 :
TD 1 [Link] : [Link]@[Link] 5/8
Circuits Logiques Programmables (CPLD,FPGA,VHDL): 2023 / 2024 Iset Sousse
Annexe 3 :
TD 1 [Link] : [Link]@[Link] 6/8
Annexe 4
Annexe 5
