Ministère de l’Enseignement Supérieur et de la

Recherche Scientifique
Université Mohamed SeddikBen Yahia de Jijel
Faculté des Science et de la Technologie
Département d’Electronique
Master 1 Systèmes des télécommunications

Exposé
Circuit programmable Complexe

Préparé par :

Rezzagui Manel
Aibeche Rania
Menhane Soumia
Bouchekrine Houria

2022/2023
Table des matières
I-Introduction :..................................................................................................................................................2
1)- Les Circuits numériques :.......................................................................................................................3
 Les circuits standard :.......................................................................................................................3
 Les circuits spécifiques à l'application ASIC :................................................................................3
 Les PLD :..........................................................................................................................................3
2)- Les circuits logiques programmables PLD :............................................................................................5
1- Les SPLD :.......................................................................................................................................5
2- Les CPLD :.......................................................................................................................................6
3- Les EPLD :......................................................................................................................................6
4- FPGA :..............................................................................................................................................6
II-EPLD :...........................................................................................................................................................7
1)- généralité :..............................................................................................................................................7
2)- Architecture d’un EPLD :...............................................................................................................8
III-Les circuits programmables complexe :......................................................................................................9
1)- Définition :..............................................................................................................................................9
2)-Exemple sur CPLD:...............................................................................................................................12
3)-Caractéristique de CPLD :.....................................................................................................................13
4)-Utilisation et Applications de CPLD :....................................................................................................13
5)- Avantage de CPLD :.............................................................................................................................14
6)-Inconvénients de CPLD :.......................................................................................................................14
IV- Comparaison entre CPLD et FPGA.........................................................................................................15
V-Critère de choix CPLD :..............................................................................................................................15
VI-Conclusion :................................................................................................................................................16

1
I-Introduction :
Un circuit intégré contient un grand nombre des portes et des
bascules. Pouvant être configurés par l'utilisateur pour effectuer des
différentes fonctions s'appellent un périphérique logique programmable
PLD1.
Il permet de mettre en ouvre des conceptions logiques numériques
élaborées par l'utilisateur sur un seul périphérique.
Les portes logiques internes se sont des matrice : et /ou.
Les connexions de PLD peuvent être modifiées / configurées par un
processeur de programmation. Un PLD contient d’une collection
d'éléments de circuit logique pouvant être personnalisée de différentes
manières.

1
PLD: Programmable Logic Device.

2
1)- Les Circuits numériques :
 Les circuits standards :
1- Les fonctions simples :
Parmi les fonctions qui réalise le circuit intégré est se trouve comme
composant dans la bibliothèque de concept des circuits logique
programmable.
2- Le micro-processeur :
Permet chargé d'interpréter et d'exécuter les instructions d'un programme,
de lire ou de sauvegarder les résultats dans la mémoire et de communiquer
avec les unités d'échange. Toutes les activités du microprocesseur sont
cadencées par une horloge.
3- Les mémoires :
Une mémoire est un dispositif permet de stocker l'information, les bits
stockés sont organisés sous forme de matrice, chaque ligne est appelle un
mot, elle est identifiée par une adresse qui est représenter le numéro de la
ligne.
 Les circuits spécifiques à l'application ASIC2 :
Les circuits ASIC constituent la 3éme génération des circuits intègres qui
permit un câblage direct des applications spécifique sur le silicium.
 Les PLD :
Un PLD contient une collection d'élément de circuit logique pouvant être
personnalisée de différent maniéré.

Les circuits numérique s

Les circuits standards
Les fonctions simples

2
ASIC : Application Specific Integration circuit.
Les µP

Les mémoires
La mémoire Vive
3
La mémoire Mort

ASIC
2)- Les circuits logiques programmables PLD :
Figure
Un circuit 1: Classification
logique programmable des circuits
ou un réseau numériques
logique programmable
est un circuit intégré qui contient plusieurs ports logiques (AND, NAND,

4
OR, XOR) et des bascules, qui fonctionne de manière logique et permet ça
reprogrammation à volonté même après sa fabrication.
Parmi les caractéristiques de PLD on cite :
 La densité de quelque centaine de portes
 L'architecture et / ou programmable
 Le nombre de termes produit de sortie
 Le retard de propagation (Vitesse)
 La consommation de puissance
 La conception sous forme de langages d'équations .
Il existe 3 grandes familles de circuit numérique programmable :
1- Les SPLD3 :
Est un circuit logique simple qui comporte des portes logiques : la porte
logique "AND" pour connectée les variables d'entrée ; la porte logique
"OR" sur la sortie de port " AND". Parmi sont technologie :
Fusibles ; EEPROM4
Il existe 4 types de SPLD :
 PAL5 :
Est la famille la plus ancienne et là plus connu, il se compose d'un réseau
"AND " programmable et un réseau "OR" fixée sa technologie est :
fusible bipolaire.

 GAL6 :

3
SPLD : Simple Programmable Logic Device.
4
EEPROM:Electrical Erasable Programmable Read Only Memory
5
PAL: Programmable Array Logic .
6
GAL: Généric Array Logic

5
Est la version améliorée des PLA et PAL et sont programmable par
l'utilisateur. Sa technologie est : CMOS effaçable électroniquement
 PLA7 :
Est composée de deux réseau programmable," ET "et" OU " le réseau"
ET" programmable est effectivement un décodeur programmable
incomplet. Sa technologie est : CMOS effaçable électroniquement
 PROM 8:
C'est une mémoire mort permet de stoker l'information elle composé d'un
réseau "AND " fixé et un réseau "OR" programmable.
2- Les CPLD9 :
Un CPLD est utilisée pour implémenter des plus grands circuits : plusieurs
blocs de type PAL.
3- Les EPLD10 :
Composant logique programmable utilisant généralement une technologie
à mémoire non-volatile.
4- FPGA11 :
Sont des ensembles de blocs logiques élémentaire que l'utilisateur peut
interconnecter pour être réaliser les fonctions logiques de son choix, le
concept du FPGA est basée sur l'utilisation d'un multiplexeur comme
élément combinatoire de la cellule de base.

7
PLA: Programmble Logic Array .
8
PROM:Programmable Read Only Memory
9
CPLD: Complex Programmable Logic Device
10
EPLD:Erasable Programmable Logic Device
11
FPGA :Field Programmable Gate Arrays

6
 Figure 2: Architecteur de bas de PLD

II-EPLD :
1)- généralité :
Introduits dans le milieu des années 80 par ALTERA. Réalisé en
technologie EPROM et EEPROM, il intégré plusieurs milliers de porte
logique et est effaçable électroniquement et par les UV en visait deux
buts :
 Densité d'intégration supérieure aux PAL.
 Fonctionner à une vitesse au moins égale aux PAL bipolaire.

Principe de base : plusieurs PAL rassemblés sur un même circuit et

interconnexion programmable.
Limitation des PAL : structure du plan logique programmable croît trop
rapidement avec le nombre d’Entrées/Sorties.
Jusque 272 entrées-sorties, nombre maximal de macro-cellules est 512.
Les principaux constructeurs sont : ALTIRA, LATTICE, XILINX.

7
2)- Architecture d’un EPLD :

Figure 3 : Architecteur à base d’EPLD.

Cette architecture comportant les éléments suivants :
 8 Bloc logique (LAB12)
 Macro-cellule .
 Réseau d'interconnexion programmable (PIA13).
 Bloc d'E/S(IOB14) .

CPLD EPLD
Ensemble de fonction de type SPLD prouvent être connectée à l'aide d'une matrice
d’interconnexion.
Macro-cellule de base regroupée en bloc logique.
Chaque bloc logique contient 16 macro-cellules.
Structure pour fonctions complexe avec peu de signaux.
Parmi les inconvénients de SPLD :
 L’impossibilité de factoriser (impossible d’utiliser une même
expression pour plusieurs fonctions)
12
LAB : Logic Array Blocs.
13
PIA :Programmable Interconnect Array.
14
IOB :Input Output Blocs.

8
  L’utilisation est très partielle d’une grande partie du bloc de
matrice « OR »
Et pour résoudre les problèmes des circuits simples les fabricants
découvrent un nouveau circuit programmable qui est le CPLD.

III-Les circuits programmables complexes :

1)- Définition :
Un CPLD est une extension naturelle des circuits PAL, elle contient
plusieurs PAL sur un seul puce avec un réseau d'interconnexion. Le réseau
permet de reliée les pattes des puce différents blocs internes et de reliée les
blocs entre eux, le CPLD est un semi-conducteur contiens de plusieurs
blocs programmables PAL nommée macro-cellules, les entrées et les
sorties de bloc sont connectée avec une matrice d'interconnections. Elle est
reconfigurable. Alors en peut modifiée le contacte entre les défirent
fonctionnements des blocs. Ce bloc comporte des portes logiques "AND"
programmable et le "OR" logique fixé. Il est en technologie EPROM
(effaçable par UV) EEPROM (effaçable électriquement).
Principaux constructeurs : ALTERA, XILINX, LATTICE, ACTEL…

Figure 4 : Architecteur de bas de CPLD

9
 Figure 5 : Macro-Cellule

Les blocs logique : les blocs de matrice logique se composent de macro-

cellule et de mesures interne /non internes , et prennent en charge les clk
de bascule qui permettent d'implémenter des circuits séquentiels .
- La structuer de macro-cellule est compsée d'une zone de porte logique
"AND" et "OR" et une bascule D sychrone .
- Bloc d'E/S: les blocs d'entrée / sortie se sont des broches pouvant etre
programmées comme une broche d'entrée , une broche de sortie ou les
deux .
- la matrice d'interconnexion : les interconnexions programmable sont
utilisées pour disperser les sigaux d'un bloc de matrice logique à d'autre

10
 Figure 6 : Architecteur de CPLD

Remarque :
Le constructeur Altéra est modifier la structure générale de CPLD, il a
fabriqué presque le même de FPGA, mais la différence est entre la tempe
de propagation qui est court pour le circuit CPLD et long pour le FPGA.
 Le point de connexion des CPLD est essentiellement de type
EEPROM est effacé ou reprogrammé électroniquement.

11
2)-Exemple sur CPLD:
Famille CPLD XC9500XL de XILINX:

Figure 7 : CPLD XC9500XL

* Chaque bloc fonctionnel est un PAL à 54 entrées et 18 sorties.
* Les macro-cellules contiennent un élément programmable à
mémoire.
* Le circuit comprend peut comprendre de 2 à16 blocs fonctionnels.
* Le réseau d'interconnexions permet d'établir des connexions entre
aux pattes de la puce et les fonctionnels.
* I/O/GCK est un horloge globale (clock).
* I/O/GSR est un set/reset globale.
* I/O/GTS est une unité de control globale

12
 3)-Caractéristique de CPLD :
Les plus importantes caractéristiques de CPLD sont :
 Les CPLD contient plusieurs portes logiques que mettre en œuvre
des matérielles plus complexe.
 Spécial fonction logique, ainsi que des complexes interconnectés
commentaires des chemine entre les macro-cellules et modifiables
par rapport à d'autres.
 Ne nécessite pas de configuration externe de la mémoire et peut
commencer à utiliser immédiatement après que le système a été
démarré (c'est un type de non-volatile mémoire de configuration).
 Sont également faciles à reprogrammer à un faible coût.

4)-Utilisation et Applications de CPLD :

Il y a beaucoup de domaine d'application de CPLD
* Médical
* Electronique grand public
* Militaire / aérospatial
* Contrôle industriel
* Automobile
* Télécommunication
* Communication de données (réseaux)
* Stockage de données
* Téléphone mobiles
* Combines multimédias
* Boitiers décodeurs pour tv
* Microprocesseurs

13
 En prend un exemple CPLD il a pénétré dans le réseau aussi :
 Peut être utilisées comme les chargeurs d'amorçage pour les FPGA et
d'autre système programmables.
Les CPLD sont souvent utilisés comme adresses de décodeurs et de la
coutume de l'état des machines dans les systèmes numériques.
 En raison de leur petite taille et fiable consommation d'énergie, les CPLD
sont idéales pour une utilisation en portable et ordinateur de poche
appareils numériques.
 Les CPLD sont également utilises dans la sécurité des applications de
contrôle critique.

5)- Avantage de CPLD :

- Vitesse de fonctionnement prédictible.
- Routage aisé et automatique.
- Outils de développent simples et économiques.
- Capacité logique équivalent : de 4 à 20 PAL 22V10.
- faible consommation d'énergie.
-facile à l'utiliser.

6)-Inconvénients de CPLD :
* Consommation non négligeable.
* Complexités limités à quelques centaines de bascules.
* Possibilités limitées d'évolution du design après avoir figé le
brochage.

14
IV- Comparaison entre CPLD et FPGA

CPLD FPGA
Matrice d'interconnexion entre les blocs logique
Leur fonction est programmable
Les bloc E/S ne sont pas programmable
Le tempe de conception est court
Le cout de conception est faible
Facilitée de l'utilisation
Une grande consommation
Il basée sur EEPROM Il basée sur RAM
Contient des gros bloc Contient des petites bloc
logique logique
Pour les application plus Pour les application plus
simple complexe
Le délais est beaucoup Le délais est petite

V-Critère de choix CPLD :

 La complexité de la partie combinatoire.
 Le codage de la machine a état.
 La complexité de calculs.
 La fréquence maximale de fonctionnement.

15
 Le CPLD et adapté pour les fonctions combinatoire complexes avec un
temps de propagation réduit et une fréquence élevée indépendamment de
la complexité de la fonction.

Le FPGA est adapté pour la réalisation des fonctions de calculs complexes

au détriment de la fréquence de fonctionnement

VI-Conclusion :
Dans les circuits numériques il y a plusieurs des circuits
programmables comme le circuit PLD qui est divise a 3 familles :
* SPLD (PAL, PLA, GAL, EPLD)
* Les circuits complexes CPLD
* FPGA
Et dans notre exposée on étudier les circuits complexe
programmable. On explique ces architecteurs, différents utilisation et les
caractéristiques qui est spécifié a des autres circuits programmables.
On distingue les CPLD des autres PLD car ils contiennent
l'équivalant de plusieurs composant PLD reliés par une matrice
d'interconnexion.
Ces circuits ne sont plus utilisés aujourd'hui car il remplacée par les
FPGA.

16