UNIVERSITE MOHAMMED V de Rabat Année universitaire : 2022 – 2023
ECOLE SUPERIEURE DE TECHNOLOGIE - SALE
Filière SEI
TRAVAUX DIRIGES D’AUTOMATISME
Série n° 3
Exercice 1
On cherche à concevoir un décodeur pour piloter un afficheur 7 segments. La logique
de décodage requiert 4 entrées BCD et 7 sorties, soit une pour chaque segment de l’afficheur, comme
l’illustre la figure suivante.
La table de vérité ci-‐après contient en réalité 7 tables de vérité ; nous pourrions la diviser et obtenir la
table de chaque segment. Un ‘1’ placé dans une colonne de sortie des segments de la table indique un
segment en état de marché (allumé).
1) Retrouver les fonctions simplifiées a,b,c,d,e,f,g du décodeur 7seg.
2) Tracer le logigramme du décodeur.
Exercice 2
On réalise un circuit à 3 entrées (a, b et c) et 3 sorties (S2, S1 et S0) permettant à partir d’un nombre N
codé sur 3 bits de fournir le nombre N+1 codé sui 3 bits.
1) Compléter la table de vérité.
2) Donner les équations logiques simplifiées des sorties en
fonction des entrées.
3) Tracer le logigramme du circuit.
4) Réaliser à l’aide de multiplexeurs.
Page 1 sur 2
UNIVERSITE MOHAMMED V de Rabat Année universitaire : 2022 – 2023
ECOLE SUPERIEURE DE TECHNOLOGIE - SALE
Filière SEI
Exercice 3
On souhaite concevoir un circuit permettant de détecter la parité d’un mot de 4 bits codé sur les entrées
A, B, C et D. La sortie vaudra 0 si le nombre de 1 en entrée est pair (ex : 0011) et 1 sinon (ex :1000).
1) Ecrire la table de vérité correspondante.
2) Utiliser un multiplexeur 16 vers 1 pour réaliser cette fonction.
1) Utiliser un décodeur 4 vers 16 pour réaliser cette fonction.
Page 2 sur 2
