Wayne_Fine 2021-07-09 18:04 采纳率: 100%
浏览 134
已结题

VHDL信号赋值问题

img
进程内赋值

img
进程外赋值

不清楚这两个程序为什么仿真结果不同？

我理解的是，进程内赋值利用了顺序执行赋值的δ延时，从而实现了类似FIR滤波器的差分方程Y(n)=X(n)+X(n-1),
而进程外赋值是到end process进程结束后，再执行并完成赋值同样也实现了Y(n)=X(n)+X(n-1)，但延时效果不同，
所以并不是两个程序结果就一定一模一样的意思吗？

img
还有这个n-1怎么理解？

  • 写回答

1条回答 默认 最新

  • Wayne_Fine Matlab领域优质创作者 2021-07-09 18:13
    关注

    img

    这是进程内赋值仿真的效果
    img
    这是进程外赋值仿真的效果

    两个进程的程序仿真效果和进程外赋值仿真的效果相同

    img

    评论

报告相同问题？

  • vhdl-szdyb.rar_嵌入式/单片机/硬件编程_VHDL_
    2021-08-12 04:52
    VHDL中的同步和异步设计原则会涉及到时钟边沿检测和时钟域间的同步问题。 7. **错误处理与测试平台**：设计可能包含错误检测和处理机制，确保在异常情况下系统能正常工作。同时，一个完整的VHDL项目通常会配备测试...
  • VHDL语法入门 （五） 信号与变量
    2023-06-19 20:03
    EfunStudy的博客 VHDL中的信号代表的是逻辑电路中的“硬”连线，既可以用于电路单元的输入输出端口，也可以用电路内各单元之间的连接。变量是局部的，只能用在顺序代码中（包括process，function或procedure的内部），并且他们的值不...
  • 拨码开关控制数码管显示_VHDL编程.zip
    2021-05-29 09:29
    VHDL中的并发语句（如进程、进程声明、并行信号赋值）使得设计可以同时处理多个事件，这在处理多输入多输出的系统时非常有用。在这个项目中，可能有一个并发进程专门监控拨码开关的变化，一旦有新的拨码开关设置，就...
  • shiyan.zip_vhdl
    2022-09-24 08:54
    理解和编写这样的代码有助于掌握VHDL中的case语句、if-else条件以及信号赋值操作。 在进行这些实验时，开发环境通常是ISE（Xilinx System Generator for DSP）、Quartus II（Altera）、Vivado（Xilinx）等，它们...
  • VHDL.rar_30s倒计时器VHDL
    2022-09-22 22:39
    在计数器更新过程中，非阻塞赋值用于避免信号值的瞬间变化引起的问题。 5. **输出驱动**：当计数器计数到0时，输出端口会触发一个信号，例如LED灯的亮起或者中断请求，以显示倒计时结束。 6. **仿真与综合**：完成...
  • VHDL的基础细节
    2024-06-19 16:26
    零卡快乐水的博客 B部分没有添加，这样会报错提示某个信号未连接 1.3条件语句的使用 报错情形如下 这段代码中的问题在于在两个不同的过程中都试图为信号 commutator 赋值，这将导致多个非三态驱动器（non-tristate drivers）冲突。...
  • UART.rar_uart校验_奇偶校验 vhdl
    2022-09-19 15:49
    使用VHDL的进程语句、信号赋值和组合逻辑，可以构建出完整的UART模型。 奇偶校验有三种常见类型：无校验、奇校验和偶校验。无校验意味着数据位后面不附加校验位；奇校验确保数据位加上校验位后的1的个数为奇数；偶...
  • UART_EX.zip_232 vhdl_ex_vhdl 232
    2022-09-19 16:38
    在这些UART模块中，我们可能会看到这样的结构，以及使用到VHDL的关键字如`if...else`、`wait`、`（信号赋值）等。 7. **综合与仿真**：完成VHDL设计后，需要经过综合（synthesis）将高级语言描述转化为门级网表，...
  • VHDL小程序合集
    2018-06-19 19:52
    学习VHDL不仅能帮助你掌握数字系统设计的基础，还可以为未来深入研究嵌入式系统、数字信号处理、计算机架构等领域打下坚实的基础。所以，对于初学者来说，这个"VHDL小程序合集"是一份宝贵的资源，值得仔细研读和实践...
  • sqrt32.rar_VHDL/FPGA/Verilog_VHDL_
    2021-08-12 00:39
    5. **信号赋值**：`操作符用于非阻塞赋值，而`=`用于阻塞赋值，这两者在同步设计中非常重要。 6. **库引用**：可能包括IEEE库（如`std_logic_1164.all`和`numeric_std.all`），用于标准数据类型和函数。 对于FPGA...
  • vhdl语言100例详解.zip
    2023-01-31 16:44
    4. **结构体中的部分声明和赋值**：如何定义和操作内部信号。 5. **组合逻辑设计**：包括门级逻辑（AND、OR、NOT等）和组合逻辑电路的描述。 6. **时序逻辑设计**：如寄存器、计数器、移位寄存器等。 7. **分频器...
  • DPJ.rar_单片机开发_VHDL_
    2021-08-12 01:54
    3. **并发语句**：进程（PROCESS）和并行赋值（）是VHDL中描述时序逻辑的关键。 4. **综合与仿真**：将VHDL代码转化为电路逻辑，通常通过Synopsys、Aldec、ModelSim等工具进行。 5. **IP核与库元件**：使用预定义...
  • PCserial-communication.rar_串口编程_VHDL_
    2021-08-11 18:13
    VHDL设计过程中，关键在于正确地描述串口接口和逻辑控制，这需要对VHDL语言有深入的理解，包括过程语句（如always块）、信号赋值（如non-blocking assignment）以及各种数据类型的使用。在实现过程中，还需要借助...
  • 明德扬至简设计与应用-FPGA实验手册VHDL语言100例详解.zip
    2021-09-14 21:16
    4. **并行处理**：讨论进程（Process）的使用，理解并发执行的概念，以及如何处理信号赋值的非阻塞（Non-blocking）和阻塞（Blocking）方式。 5. **IP核与组件**：学习如何复用已有的IP核，理解组件（Component）的...
  • VHDL语法入门 （四） 并行与串行
    2023-06-19 09:23
    EfunStudy的博客 VHDL本质都是并发执行的代码，但是在PROCESS，FUNCTION和PROCEDURE内部的代码都是顺序执行的。变量只能在顺序代码中使用，相对于信号而言，变量只能时局部的，所以他的值不能传递到process，function和procedure外部...
  • i2c_master_verilog.rar_VHDL/FPGA/Verilog_VHDL_
    2021-08-11 16:15
    2. **Verilog语法**: Verilog的结构，如模块定义、信号声明、赋值语句、进程（always块）等，以及如何用Verilog描述I2C主控制器的行为。 3. **FPGA设计流程**: 设计概念、逻辑综合、布局布线、仿真验证、比特流生成...
  • FPGA笔记：VHDL语言总结
    2020-12-15 22:23
    Top嵌入式的博客 VHDL语言总结前言一、 VHDL是什么？1. 缩写2. 作用3. VHDL与原理图描述的比较4. VHDL语言特点5. 与其他语言比较二、VHDL程序架构VHDL基本结构1. 实体 Entity2.结构体 Architecture3.配置 Configuration4.库 Libraty ...
  • Verilog.rar_VHDL/FPGA/Verilog_Visual_C++_
    2021-08-12 00:19
    5. **赋值操作**：非阻塞赋值（）和阻塞赋值（=）的区别在于，前者在执行时不会立即更新信号值，而是在所有并行任务完成后统一更新。 6. **综合与仿真**：Verilog代码经过综合工具转换为门级电路，用于FPGA实现；...
  • VHDL复习
    2020-01-08 17:45
    轩冕的博客 VHDL复习之路 一.程序结构与数据对象 程序结构： 库与程序包的调用语句构成的模块 描述电路信号端口和参数通道的实体 具体描述电路功能的结构体 库：library ieee; use ieee.std_logic_arith.all; use ieee.std_...
  • 没有解决我的问题, 去提问

问题事件

  • 已结题 （查看结题原因） 7月12日
  • 创建了问题 7月9日