ESP32——【基础知识】

最新推荐文章于 2025-07-20 09:48:16 发布

菜籽G_E_H

最新推荐文章于 2025-07-20 09:48:16 发布

阅读量1.3k

点赞数 11

CC 4.0 BY-SA版权

分类专栏： ESP32 文章标签：嵌入式硬件 ESP32

本文链接：https://blog.csdn.net/G_E_H/article/details/148561030

ESP32 专栏收录该内容

1 篇文章

订阅专栏

一、ESP32-S3

1、比较一下ESP32-S3的优势

1，在内核数量方面：S 系列的ESP32 系列支持单核和双核处理器，而 C 系列和 H 系列仅

支持单核处理器。这意味着 S 系列和 ESP32 系列在处理多任务和高强度计算方面具有更强的性

能。对于需要高效能、多任务处理的应用场景，如复杂算法处理、大数据分析等，S 系列和 ES

P32 系列可能更合适。

2，在时钟频率方面，S 系列和 ESP32 系列的时钟频率范围为 80~240MHz，而 C 系列和 H

系列的时钟频率分别为 120MHz 和 96MHz。较高的时钟频率意味着更快的处理速度和更高的性

能。对于需要高速处理的应用场景，如实时信号处理、高速数据采集等，S 系列和 ESP32 系列

可能更合适。

3，在引出编程 IO 方面，S 系列和 ESP32 系列的引出编程 IO 数量较多，而 C 系列和 H 系

列的引出编程 IO 数量较少。这表明 S 系列和 ESP32 系列在编程接口的多样性和灵活性方面具

有优势。对于需要连接多种外设和传感器的应用场景，S 系列和 ESP32 系列可能更合适。

4，在神经网络加速方面，只有 S 系列支持神经网络加速功能。这意味着选择 S 系列可以

更好地满足深度学习、图像识别等应用场景的需求。对于需要加速神经网络运算的应用场景，

如智能家居控制、智能安防等，S 系列可能更合适。

5，在通信协议方面，所有系列都支持 2.4G Wi-Fi 和蓝牙（BLE），这意味着它们在无线通

信方面具有良好的兼容性。

6，在存储器方面，各系列 MCU 的 SRAM 和 ROM 大小有所不同。较大的存储器可以提供

更多的程序运行空间和数据存储空间，以满足更复杂的应用需求。对于需要处理大量数据和运

行复杂程序的应用场景，如物联网网关、智能仪表等，S 系列和 ESP32 系列可能更合适。

综上所述，乐鑫推出的各系列 MCU 在硬件方面各有特点，选择哪个系列取决于具体的应

用场景和需求。对于需要高性能、多核处理和神经网络加速的应用场景，S 系列可能是更好的

选择；而对于简单的物联网应用场景，C 系列或 H 系列可能更合适。

2、ESP32-S3资源简介

选用模组如下：ESP32-s3-wroom-1-n16r8

命名规则如下：

ESP32-S3主要特性如下：

ESP32-S3 架构概述

CPU 架构：采用 哈佛结构 的 Xtensa® LX7 CPU，构成双核系统，支持指令和数据的并行处理。
总线结构：内部存储器、外部存储器及外设均分布在 CPU 总线上，实现高效数据交互。
主要特性整理

1. 地址空间

ESP32-S3 拥有独立的地址空间，支持芯片各模块的高效运行：
内部存储器
- 数据地址空间
- 指令地址空间
外设地址空间：用于连接各类外设模块。
外部存储器
- 指令虚地址空间
- 数据虚地址空间
DMA 地址空间
- 内部 DMA 地址空间
- 外部 DMA 地址空间

2. 内部存储器

3. 外部存储器

片外 FLASH：最大支持 1 GB，用于存储大量程序代码和非易失性数据。
片外 RAM：最大支持 1 GB，扩展动态数据存储能力，满足复杂应用需求。

4. 外设空间

模块数量：总计 45 个模块 / 外设，包括 GPIO、UART、SPI、I²C、ADC、DAC 等。
功能：提供丰富的输入输出接口和特殊功能（如蓝牙、Wi-Fi 等），支持多样化应用场景。

5. GDMA（通用 DMA）

支持模块：11 个模块 / 外设具备 GDMA 功能（如 I²S、SPI、ADC 等）。
作用：实现数据块的直接存储器传输，减轻 CPU 负载，提升系统整体性能。

3、GPIO管教配置

1.物理管脚总数：

芯片原生具备 45 个物理通用输入输出管脚（GPIO Pin），编号为 0~21、26~48（注意跳过了 22~25，通常这些编号可能用于内部特殊功能或未引出）。

特点：每个管脚可作为通用输入 / 输出（GPIO），也可通过 GPIO 交换矩阵、IO MUX（复用选择器）和 RTC IO MUX 连接到内部外设（如 UART、SPI、I²C 等），实现灵活的管脚复用。

2.管脚复用机制：

通过 IO MUX 和 GPIO 交换矩阵，外设的输入 / 输出信号可映射到任意 GPIO 管脚，例如

串口（UART）的发送信号（TX）可配置到 GPIO5，也可重新映射到 GPIO10。
这种设计提高了硬件灵活性，但需注意同一管脚在同一时刻只能用于一种功能（GPIO 或外设）。

3.正点原子模组（ESP32-S3-WROOM-1-N16R8）的 GPIO 数量差异

1. 原生 45 个 GPIO 为何模组仅提供 36 个？

核心原因：模组的硬件设计占用了部分 GPIO 管脚用于外部存储器（Flash/PSRAM）通信，导致无法作为通用 GPIO 使用。具体分析：

Octal SPI 模式占用管脚：
该模组的 片外 Flash 和 PSRAM（如有）使用 八线 SPI（Octal SPI）模式通信。Octal SPI 需要更多的信号线（相比普通 SPI 的 4 线），通常包括：
- 1 个 时钟线（SCK）
- 1 个 片选线（CS）
- 8 个 数据线（D0~D7）
- 总计占用 10~12 个 GPIO 管脚（不同设计可能略有差异，原文提到占用 12 个）。
- 影响：这些被占用的管脚在模组中固定用于 Flash/PSRAM 通信，无法再作为通用 GPIO 使用。
模组额外引出的管脚：
原文提到模组 “将 IO35、IO36、IO37 引出”，即这 3 个管脚原本可能因内部设计未默认引出，但模组中特意保留为可用 GPIO。

2. 数量计算逻辑

模组可用 GPIO 数=芯片原生 GPIO 总数−Octal SPI 占用数+额外引出数
代入原文数据：45−12+3=36 个

4、关键概念补充

Octal SPI 模式：
- 一种高速 SPI 通信协议，支持 8 位数据并行传输，比普通 SPI（4 线）快一倍，常用于需要高频访问外部存储器的场景（如运行大型程序或存储大量数据）。
- 代价：占用更多 GPIO 管脚，牺牲部分通用 IO 资源。
RTC IO MUX：
- 用于 RTC（实时时钟）域的管脚复用，即使芯片进入低功耗睡眠模式，RTC 域的管脚仍可保持工作（如唤醒信号输入）。