POWER DC 仿真IR Drop

IR Drop仿真

工作环境：WIN10 专业版

Allegro Sigrity PowerDC Ver 22.1.1(PowerDC II)

按照左侧的条目一个一个来操作。

第一步、加载Layout文件，这步不多讲。

第二步、Enable IR Drop Analysis Mode 选择使能。

第三步、Check StackUp。选中后，出现如下框图。一般PCB Editor中会提前做好层叠排布。

本文中，Layer 7选则2oz，其他层选则1oz。总叠层厚度1.6mm。

在同一个框图中，选则上方第二个选项Pad Stack。将其中的过孔Via(过孔前标注[V]的过孔)，选则Plating Thickness，设置为0.8mil(20um,即0.02mm)。

设置好，选则Apply & OK。

第四步、Set up P/G Nets

可以使用右侧的窗口做快捷设置。

1、先将所有需要做电源的网络，右键设置为Power Nets 或者相应的GND Nets。

随后在General 中，在所需要仿真的电源网络之前打上选中的√。

第五步，Set Up VRMs，

按照Wizard指导流程建好。

第六步，Set Up Sinks

按照Wizard指导流程建好。

第七步、SetUp Discretes，设置离散的电感esr或者串联电阻。

第八步、Start Simulation

按照这个流程仿真IR Drop，所使用的模型均比较小，仿真算力需求和时间均较短。

这里有几点仿真过程需要注意：

1、VRM一般选择为输出电感前端的网络，或者输出电容的网络。

2、如果选择输出电容的网络，只能选择一个电容作为Source，否则会出现仿真电流的Bug。

3、Sink可以选择多个负载电容，里面设置的电流为每个电容的电流，而非总电流，因此设置每个电容电流的时候需要用Isum/N（N为电容个数）。

4、不要使用Check Net Integrity，否则会将同一个网络做分割，具体分割的原因目前还不清楚。eg.VDD_CPU ，Check Net Integrity -->   VDD_CPU1 & VDD_CPU2 & ....VDD_CPUx。