＜迷雾＞第11章 全自动加法计算机(9)-重新设计的控制器 示例电路

操作说明

改为时钟信号驱动, 并增加了停机指令, 译码器和译码电路 EC 均有所调整.

闭合振荡器 CLK 的开关以启动整个计算过程.

到最后读到停机指令后, 译码电路 EC 的输出 IH=1, 将使得译码器 Ihl 输出为 0, 该输出最终将切断振荡器 CLK 的输入, 循环移位寄存器 RR 停止变化.

最终的结果和为 30 被保存在寄存器 RA 中(读者可通过二进制译码显示观察到此值)

其余装载和相加的过程与前例类似.

注: 因涉及的部件较多, 模拟器运行的速度有所降低, 根据每个人电脑性能的不同, 如果振荡器跳动的频率太低, 可自行调整仿真速度.

另: 为仔细观察每一步的结果, 也可以适当降低仿真速度, 可从容观察电路每一处的变化; 甚至可以去掉振荡器 CLK, 改为手动开关方式生成脉冲信号, 这样可以停下来观察.

在线交互操作链接

https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/cyjsjdmw-examples/assets/circuit/cyjsjdmw-ch11-11-redesign-controller.txt

原图