后端/DFT/ATPG/PCB/SignOff设计常用工具/操作/流程及一些文件类型

目录

1.PD/DFT常用工具及流程

1.1 FC和ICC2

 1.2 LC (Library compiler)

1.3 PrimeTime

1.4 Redhawk与PA

1.5 Calibre和物理验证PV  

1.6 芯片设计流程

2.后端、DFT、ATPG的一些常见文件

2.1 LEF和DEF

2.2 ATPG的CTL和STIL

2.3 BSDL

2.4 IPXACT

2.5 CDL netlist

3.PCB设计的一些工作和工具

3.1 PI 电源完整性

3.1.1 Hspice

3.2 SI信号完整性

4.IC signOff有哪些项


1.PD/DFT常用工具及流程

         上面的表格即显示了从RTL到GDS要做的工作,也列举了相应的工具。由于版本较为久远,并没有提到今年来出现的Fusion compiler,这是一个可以完成综合和PR的工具,功能相当于DCG+ICC2,后文后简单介绍。

        还少了一个lib转db的工具 Library compiler。

        另外会同时介绍STA工具PrimeTime;功耗分析的Redhawk;PR工具ICC2和物理验证---Physical Verification的Calibre.

1.1 FC和ICC2

        FC :是Fusion Compiler的简称,是 单个工具,能完成综合和布局布线 。 即输入RTL,输出GDS,故称RTL2GDS的工具。

        IC Compiler II (ICC2): 是行业领先的布局布线解决方案,旨在支持FinFET 16nm以下先进工艺,消除前沿设计面临的性能、功耗、面积 (PPA) 和上市时间等紧迫压力。

        而在FC之前只能用DCG/DCT完成带物理信息的综合【和前端的DC预综合还不太一样,一般BE也不会用FE的DC综合网表】,然后用ICC2来完成CTS+PR。FC在设计的PPA上有很好的表现,而且runTime要比ICC2快很多。这是因为FC是综合引擎代码是全部重新写过的,构架和算法是全新的。具体介绍可以参考本人的另一篇转自SNPS的介绍文章。

        Fusion Compiler介绍 | 业内唯一RTL2GDS工具

 1.2 LC (Library compiler)

        在很多的时候,我们需要使用IP设计,比如SRAM IP(通常使用memory compiler 生成)得到的是.lib文件而不是.db文件。这时就需要Synopsys提供的library compiler工具将.lib文转为.db文件,提供给DC综合工具。

Library compiler的基本使用教程_数字芯片设计的博客-CSDN博客

1.3 PrimeTime

        PrimeTime(PT)是Synopsys的签收品质(sign-off quality)的静态时序分析工具。静态时序分析(STA)无疑是设计流程中最重要的一步,它决定了设计是否在所要求的速度下工作,PT分析设计中的时序延迟并标注出必须改正的违例。

        PT是一个不在DC工具套件中集成的单独的工具,它是一个和DC并行工作的单独的工具。PT与DC有一致的命令,它们生成类似的报告,并支持共同的文件格式。此外PT也能生成DC用于综合和优化的时序断言,PT的命令行界面是基于称为Tcl为工业标准语言。与DC的内部STA引擎相比,PT更快,占用的内存更少,并且还有其他的一些特色。

PRIMETIME基础 - 知乎

1.4 Redhawk与PA(power analysis)

PA:关注芯片功耗,静态和动态IR降,电荷迁移等;        

redhawk是业内最流行的power signoff工具。ICC2可以直接调用redhawk的引擎进行IR drop, Power EM的分析.

IR Drop分析之Redhawk分析流程_redhawk pi_IC拓荒者的博客-CSDN博客

1.5 Calibre和物理验证PV  

物理验证:关注芯片是否满足工艺设计规则,物理设计与逻辑网表的一致性;通常有两个简写

LV:layout verification
PV:

### 数字芯片 IR Drop 分析的设计阶段 数字芯片的IR Drop分析是一个贯穿多个设计阶段的重要过程,其主要目的是确保供电网络能够满足电路运行的需求并避免因电压降而导致的功能或性能问题。以下是具体涉及的主要设计阶段: #### 1. **Pre-layout 阶段** 在此阶段,前端工程师会提供一些初步的数据作为输入值供后端团队使用。这些数据包括但不限于模块级的翻转率(即单位时间内信号的翻转次数)。此信息被用来估计静态和动态功耗分布以及预测潜在的IR Drop风险[^1]。 #### 2. **Post-layout 阶段** 当物理实现完成后,在post-layout阶段执行更精确的IR Drop仿真变得至关重要。此时基于实际布局布线后的寄生参数提取结果来进行详细的电源网格验证,可以发现那些仅靠早期估算难以察觉的问题点。这一环节不仅关注全局范围内的平均效应,还特别注重局部热点区域可能出现的大规模瞬态波动情况[^2]。 #### 3. **Sign-off 阶段** 最终,在sign-off之前进行全面彻底地检查以确认整个SoC符合所有规格要求是非常必要的。这一步骤中会对最坏情形下的条件做详尽考量,并采用多种方法论如OCV(On-Chip Variation)模型来评估不同操作条件下系统的稳健程度。只有经过严格测试证明即使面对极端状况也能保持良好表现的产品才能进入量产流程[^3]。 ```python def ir_drop_analysis_stage(): stages = [ "Pre-layout stage: Estimate initial data including toggle rates.", "Post-layout stage: Perform detailed simulations based on real placement and routing information.", "Sign-off stage: Conduct final verification ensuring compliance with all specifications under worst-case conditions." ] return "\n".join(stages) print(ir_drop_analysis_stage()) ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值