璞致fpga Zynq UltraScale Plus RFSoC PZ-ZU47DR 核心板与开发板用户手册

RFSoC（射频系统级芯片）是一种高度集成的芯片解决方案，它将射频前端、ADC/DAC （模数转换器/数模转换器）、处理器和 FPGA（现场可编程门阵列）等组件集成到单个芯片中。以下是关于 RFSoC 的详细介绍：

一、组成与结构

RFSoC 通常由 PL（可编程逻辑）和 PS（处理系统）两大部分组成。其中，RF 相关部分是硬件化的，但具有可编程性。RFSoC 的关键组件包括：

RF Data Converter（RFDC）block：集成了 ADC 和 DAC，可以在高采样率下工作，直接采样许多 radio signals。还包含数字上变频器（DUCs）和数字下变频器（DDCs），用于在基带（接近 0Hz 信号）和调制频率之间进行转换。

SoftDecision Forward Error Correction（SD-FEC）blocks：软判决前向纠错模块，用于减轻无线电信道引入的错误。

Gigabit Transceivers（GTY Transceivers）：RF SoC 用于实现无线电前端，但需要高速链路连接到核心网络，这些通常以有线或光的形式实现。RF SoC 支持所需的接口，由经过加固的 GTY 收发器块、高速率串行接口提供。

Programmable Logic（PL）：可编程硬件资源，用于实现自定义无线电架构。

Processing System（PS）：包括一个四核应用处理单元（APU）、一个双核实时处理单元（RPU），以及平台管理（PMU）和安全功能。还有本地内存、互连和外围接口。

二、特点与优势

高集成度：RFSoC 集成了射频发射和接收功能，以及计算和安全能力，与传统的 MPSOC相比集成度更高。

高性能：RFSoC 支持高采样率的 ADC 和 DAC，具有卓越的动态范围性能，能够提供高质量的射频信号处理和转换。

可编程性：RFSoC 提供了丰富的可编程逻辑资源，用户可以根据需求自定义无线电架构，实现灵活的应用场景。

低功耗：RFSoC 采用先进的工艺和技术，实现了低功耗的射频信号处理，适用于对功耗有严格要求的场景。

三、应用领域

RFSoC 广泛应用于通信、雷达、卫星通信等领域，具体包括但不限于：

通信领域：RFSoC 在 5G 基站中的应用尤为突出，能够实现小型化和低功耗，对于Massive MIMO 技术的部署至关重要。随着 5G 技术的发展，RFSoC 在通信基站中的应用前景广阔。

雷达系统：RFSoC 可以作为硬件处理平台，用于雷达系统的 ADC+FPGA+DSP/ARM 等组成的电路板，有助于提升雷达的性能，尤其是在 MIMO、数字阵列等方向发展的雷达系统中。

卫星通信：RFSoC 提供高速度的多功能仪器，用于信号生成和信号分析，在卫星通信领域具有广泛应用。

教育与研究：RFSoC 也被用于教育和研究领域，例如 PYNQ 团队发布了 RFSoC-PYNQ 开源框架，为学习和研究提供了丰富的资源。

测试与测量：设计人员可以利用 RFSoC 进行信号生成和信号分析，构建高速度的多功能仪器，这在测试与测量领域具有应用潜力。

四、发展趋势

随着技术的不断进步和应用需求的不断增长，RFSoC 的发展趋势主要包括：

更高集成度：未来的RFSoC将集成更多的射频组件和功能，进一步提高集成度和性能。

更低功耗：采用先进的工艺和技术，降低 RFSoC 的功耗，满足对功耗有严格要求的应用场景。

更强可编程性：提供更多的可编程逻辑资源和接口，支持用户自定义无线电架构和算法，实现更灵活的应用场景。

更广应用领域：随着 5G、物联网、自动驾驶等技术的不断发展，RFSoC 的应用领域将进一步拓展。

综上所述，RFSoC 作为一种高度集成的芯片解决方案，在通信、雷达、卫星通信等领域具有广泛的应用前景和发展潜力。

Zynq UltraScale+ RFSoC器件资源如下表列出，我们选用 ZU47DR 做为核心板的主控芯片：

第二章： 璞致 PZ-ZU47DR 开发板概述

2.1.板卡概述

璞致电子科技 PZ-ZU47DR 开发板使用 XILINX 公司的 XCZU47DR-2FFVE1156I 作为主控制器，配备了双组大容量 DDR4、大容量存储 EMMC、以及 8T8R 多通道 ADC/DAC 等等。璞致电子科技 PZ-ZU47DR 开发板以核心板加底板方式提供。核心板通过三个0.635mm 间距 240P 高速连接器扣接在底板上，使用上更加灵活。既可以做学习使用，也可以使用核心板用于项目开发。另外，开发板集成了丰富的外设资源，提供了详尽的开发例程，加速了用户学习或者项目推进。除此之外，开发板还集成了 JTAG 调试器，做到了一根 USB 线和一根12V 电源线就可以让开发板工作起来，使用更加便捷。

关于核心板和开发板的详细说明，可以查阅下文对应的核心板和底板章节。

2.2.开发板资源和框图

如下分别为开发板的框图和板载资源表，用户可对比查看。

2.3.开发板尺寸

如下图标出开发板尺寸为 218x158mm，开发板的四个角各放置一个固定孔，用于安装支撑柱或固定单板，孔径为 3.5mm。开发板配置了风扇、散热片以及亚克力防护板，为方便展示，并没有安装到开发板上，下图列出了散热片和风扇以及对应尺寸。

第三章: 璞致 PZ-ZU47DR 核心板

3.1.核心板简介

璞致 PZ-ZU47DR 核心板提供了丰富的板载资源，如下图详细标注了核心板的功能模块。

3.2.核心板规格与尺寸

如下列出了核心板所有板载资源，以及核心板的尺寸信息。

3.3.核心板供电

核心板供电电压范围是 8-12V，推荐供电电压为 8V，在核心板的两个角都留有电源输入管脚，电源管脚在模块内部已做了连通，此设计是为了方便底板的电源接入，设计时只需要连接一个角上的电源管脚，核心板即可工作。电源连接需用铜皮连接且打足够的过孔以保证电源通流能力。核心板上的所有 GND 信号都需要连接到底板上，每个 GND 通过两个过孔与底板连接。核心板供电极限电流在 5A，所以外部供电需要考虑极限电流情况以保证核心板工作稳定。

给模组供电的电源输出电压需要稳定，在模组电源输入加一级 DCDC 电源转换，从高电压转到 8-12V(推荐 8V)，DCDC 电流输出能力可以选 6A 及以上。在模组电源输入处需放置 2 颗 220uF/25V 电容保证电源质量。

3.4.核心板时钟

核心板为 PS 侧提供了 33.333333Mhz 的时钟输入，输入的管脚位置为 PS_REF_CLK；为 PL 侧 提 供 了 200Mhz  的 差 分 时 钟 输 入 ， PL 侧 的 时 钟 输 入 管 脚 是IO_13P_GC_66/IO_13N_GC_66，管脚位置是 AL9/AM9; 开发板为 MGT 接口预留了 156.25Mhz时钟，方便 SFP/QSFP28 通信使用。另外 ZU47DR 其他部分我们采用了专用的时钟芯片产生ADC/DAC/MGT/PL 端各个部分的时钟需求，如下图分别列出了各部分时钟的管脚连接。

3.5.核心板复位

核心板上设计了复位电路，但没有预留复位按键，开发板上设计了复位按键。

复位脚为 PS/PL 共用复位，连接到 PS 侧的 PS_POR_B(N24)引脚上和 PL 侧 BANK65 的IO_L2P_66(AP6)管脚。

3.6.核心板启动方式

主芯片支持 JTAG、QSPI Flash，SD，EMMC 四种启动模式，四种启动模式可以根据开发板上的拨码开关选择，更详细说明可参考璞致提供的核心板原理图。

3.7.BANK 接口电平选择

核心板上 BANK89 为 HD BANK,BANK 电平可以实现 1.8V/2.5V/3.3V 三种电平转换，更换电阻位置即可,默认电平为 3.3V。需要注意的是 BANK88 需要配置时钟芯片，接口电平需保证在 3.3V。

3.8.DDR4 资源

PS 侧设计了四颗工业级 DDR4 芯片，单颗容量 2GB，四颗共计容量为 8GB,型号为MT40A1G16TB-062EIT:F，DDR4 管脚分配直接调用系统分配即可，也可以参考我司提供的例程。

PL 侧配置了两颗工业级 DDR4 芯片，单颗容量 2GB，型号为 MT40A1G16TB-062EIT:F， DDR4 管脚分配参见下表。

3.9.EMMC

核心板在 ARM 端设计了一路容量高达 32GB 的 EMMC，EMMC 工作温度为-40℃--+85℃,如下为 EMMC 的管脚分配, 更详细信息可参考璞致提供的原理图或者例程。

3.10.QSPI FLASH

核心板设计了两路 QSPI FLASH，单片容量为 512Mb，两片共计 1Gb，用户可以定义为QSPI X8 来加速启动，减少启动用时。QSPI FLASH 可用于存储启动文件和用户文件。

3.11.核心板信号与等长

核心板引出到连接器的信号走线长度，可以参考璞致提供的信号等长表格，里面详细列出了信号名称和信号走线长度，表格已存放在对应的文件夹下。

需要注意的是高速 ADC/DAC 为了走线顺畅，核心板上没有做等长，需要在用户底板上补偿来实现等长。

3.12.核心板封装库

为方便用户快速使用核心板，我们提供了对应的封装库，连接器相对位置和核心板外框丝印都已摆放好，直接调用即可。原理图封装提供 AD/ORCAD 两个版本，PCB 封装提供AD/Allegro 两个版本,均已存放在对应的文件夹下。另外，文件夹下提供了核心板的 DXF文件，方便用户对应结构。

3.13.核心板对应连接器

核心板采用了四个高密连接器与底板连接，底板上使用的连接器对应型号是 ADM6- 60-01.5-L-4-2-A-TR，用户可以自行购买，也可以联系璞致客服购买。

第四章 璞致 PZ-ZU47DR 底板

前面章节我们详细介绍了核心板资源，本章节我们将详细介绍开发板对应底板所搭载的资源。

4.1.开发板供电

开发板供电有两种方式：PCIE 或者 12V/3A 的适配器，可以通过边上红色拨码开关来选择哪种供电方式。电源接入后通过 DCDC 转换成8V、5V、3.3V 等多路电压供板内器件使用电源部分详细电路可参考开发板对应的原理图。

4.2.时钟电路

时钟电路主要集中在核心板上，可以参考核心板时钟部分说明。

4.3.复位电路

开发板背面放置了一个复位按键，这方便后续给板卡制作壳体使用。

复位脚为 PS/PL 共用复位，连接到 PS 侧的 PS_POR_B(N24)引脚上和 PL 侧 BANK66 的IO_L2P_66(AP6)管脚。

4.4.USB 转串口

开发板使用 FT2232HL 芯片实现 USB 转 JTAG 和 UART 两个功能, USB 接口采用 TypeC，用户只要用一根 TypeC 线连接到 PC 上即可进行串口通信。

UART 的 TX/RX 信号与 RFSOC 的 BANK501 相连，接口电平为 1.8V，所以串口接口采用电平转换成 3.3V 与串口芯片相连。如下是信号对应关系表和原理图。

4.5.SD 卡

开发板上放置了一个 SD 卡座(开发板背面)，可以做 SD 卡启动，也方便用户调试或者用户做文件存储，电路接口电平为 1.8V ,SD 卡信号连接到 RFSOC 的 BANK501 上，TF 卡电平为 3.3V，通过专用的电平转换芯片实现 SD 卡信号 1.8V 转 3.3V。

如下是信号对应关系，详细电路可以参考开发板原理图。

4.6.RS485 接口

开发板使用 SP3485EN 芯片实现 RS485 通信，RS485 的 TX/RX 信号与 RFSOC 的 BANK501相连，接口电平为 1.8V，所以接口采用电平转换成 3.3V 与 RS485 芯片相连。

如下是信号对应关系表和原理图，TX/RX 方向为 RFSOC 端定义。

4.7.CAN 接口

开发板使用 SN65HVD230D 芯片实现 CAN 通信，CAN 的 TX/RX 信号与 RFSOC 的 BANK501相连，接口电平为 1.8V，所以信号接口采用电平转换成 3.3V 与CAN 芯片相连。

如下是信号对应关系表，TX/RX 方向为 RFSOC 端定义，详细电路参考开发板原理图。

4.8.E2PROM

开发板上放置了一颗 64Kbit 的 EEPROM 芯片，型号为 AT24C64D-SSHM-T，与 FPGA 的

BANK84 通过 IIC 总线相连。EEPROM 读地址是 0xA1，写地址是 0xA0。

如下是 EEPROM 的管脚分配，详细电路可以参考开发板原理图。

4.9.Mini DP 接口

开发板上放置了一个 Mini DP 输出接口，接口信号与 FPGA 的 BANK84/BANK505 相连，详细可参考原理图。

如下是 Mini DP 的引脚分配, 详细电路可以参考开发板原理图。

4.10.USB3.0 接口

开发板上放置了四个 USB3.0 主接口，主接口兼容 USB2.0/3.0。接口信号与 FPGA 的BANK501/BANK505 相连，详细可参考原理图。USB2.0 使用 PHY 芯片 USB3320C-EZK 与 MIO相连实现,USB3.0 使用GTR 信号实现。如下是 USB2.0/USB3.0 的引脚分配, 详细电路可以参考开发板原理图。

4.11.千兆以太网

开发板上设计了一路 PS 端千兆以太网， PS 端网口已集成到核心板上。以太网芯片与 RFSOC 之间通过 RGMII 接口互联，连接对应管脚见下表，PS 端网口地址是 PHY_AD[2:0]=001，详细电路可以参考开发板原理图。

4.12. QSFP28 与 SFP+接口

开发板上设计了一路 QSFP28 接口和一路 SFP+，QSFP28 的通信能力极限是 100G，SFP+的信号跟 PCIE 的型号共用了一对，需要通过开关选择 MGT 信号是走 PCIE 还是走 SFP+，选择开关位置和标注如下图列出。另外 MGT 的时钟源可以从专用时钟芯片提供，也可以从底板上设计的 156.25Mhz 时钟提供，用户可以根据实际需要来选择。更详细电路可参考原理图。如下是 QSFP28 和 SFP+的引脚分配。

4.13.SSD 接口

开发板 PS 侧设计了一路 SSD（x2 模式），接口类型为 M.2，走 NVME 协议。 SSD 接口的管脚位置如下表，详细电路可以参考开发板原理图。

4.14 PCIE 接口

开发板 PL 侧设计了 PCIE3.0（x4 模式）。PCIE3.0 接口的管脚位置如下表，详细电路可以参考开发板原理图。

4.15.  高速 ADC/DAC

开发板上设计了 8 通道高速 ADC 和 8 通道高速 DAC，ADC 的采样率高达 5GSPS,DAC 的采样率高达 9.85GSPS。更详细资料可以参考开发板原理图和例程。

4.16.LED

开发板板边设计了 4 路 LED，分别为电源指示灯，GPS 状态灯、系统状态灯，RF 状态

灯。其中电源和 GPS 指示灯已经固定了位置，系统指示灯和 RF 状态灯用户可以控制。

4.17 GPS 模块

开发板板上设计了一路 GPS 模块，如下图分别是 GPS 模块和天线输入口，GPS 模块可以通过串口进行数据交互，并且 GPS 提供了一路 PPS 信号，信号连接所在位置如下图。