FPGA中2选1多路选择器

最新推荐文章于 2025-07-20 21:38:50 发布

jk_101

最新推荐文章于 2025-07-20 21:38:50 发布

阅读量1.2k

点赞数 2

CC 4.0 BY-SA版权

分类专栏： FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/jk_101/article/details/106917756

FPGA 专栏收录该内容

132 篇文章

订阅专栏

本文介绍了Verilog中两种赋值方式的区别：持续赋值（assign）和阻塞赋值（always块内的赋值）。通过MUX21_1和MUX21_2两个模块的示例，展示了如何使用这两种赋值方式实现2:1选择器。持续赋值在条件满足时立即更新输出，而阻塞赋值会在整个语句块执行完后才更新输出。通过仿真程序验证了两种赋值方式的效果。

持续赋值方式

定义输入为a,b；片选信号为sel；输出为out；则代码为：

module    MUX21_1(out,a,b,sel);
    
    input    a,b,sel;
    
    output    out;

assign    out = (sel==0)?a:b;    //持续赋值，如果sel=0，在out=a；否则out = b。

endmodule

阻塞赋值方式

定义输入为a，b；片选信号为sel；输出为out；则代码为:

module    MUX21_2(out,a,b,sel);
    
    input    a,b,sel;
    
    output    out;

    reg    out;

always    @(a or b or sel)
    begin
        if(sel == 0)
            out = a;        //阻塞赋值
        else
            out = b;
    end


endmodule

仿真程序

`timescale  1ns/1ns

module mux_tp();

reg a,b,sel;

wire out;

MUX21_1  m1(
    .a(a),
    .b(b),
    .sel(sel),
    .out(out)
);

initial
    begin
        a = 0;b=0;sel=0;
        #5 sel = 1;
        #5 a = 1;sel = 0;
        #5 sel =1;
        #5 a=0;b=1;
        #5 sel = 1;
        #5 a=1;b=1;sel = 0;
        #5 sel = 1;
    end

initial $monitor($time,,,"a=%b b=%b sel = %b",a,b,sel,out); //显示结果

endmodule