博主的两篇关于GigE的文章主要区别在于实现方式的不同。第一篇使用纯逻辑搭建，仅涉及GVCP（控制协议）的查询应答功能，而第二篇则利用ZYNQ7010芯片的PL和PS部分，完成了GigE的视频协议和控制协议。文章详细描述了如何通过FPGA将PL端的视频信号转换为AXI4信号，并通过VDMA导入到DDR中，同时让ARM核能够访问DDR。此外，博主还介绍了PS端的设计，包括视频流的映射和中断处理，以及通过LWIP配置网络信息和实现网络监听功能。最终，设备能够响应客户端请求并通过UDP协议发送视频流。

本文介绍了基于FPGA实现简化版GigE协议的方法，重点在于视频流传输（GVSP）的实现，而不涉及控制协议（GVCP）。文章首先回顾了FPGA在物理层、链路层、传输层（UDP）和应用层数据传输的搭建过程，并强调了理解这些层次对实现GigE协议的重要性。接着，详细描述了使用开发板、电脑、Wireshark和pylonViewer软件进行网络连接和数据抓取的准备工作。文章还解析了GVCP链路声明的工作原理，并提供了相应的FPGA代码示例。最后，文章讨论了GVSP视频传输的实现，包括UDP包的分包处理和帧编号生成

BT1120与BT656同类属于一个视频协议，两者无论从组成、协议、同步码以及传输过程都是十分相似：1、两者都是以F（场）、V（帧）、H（消隐）、D（有效）来区分数据的内容。2、两者的传输数据都采用一样的方式，即内同步传输数据。3、两者都传输的数据都是YUV422的图像格式。

如图上图所示，BT656接口，包括P0~P7，HSYNC和VSYNC以及CLKIN时钟输入，但是在日常工作中，由于BT656的协议是带内同步编码的，即可以在数据中找到一帧的开始和结束，以及一行的开始和结束（下文会介绍），故在实际使用过程中，硬件设计工程师通常只会保留，CLKIN时钟输入和P0~P7数据，故此只需要9根物理线就可实现BT656视频数据的传输。

本章节是对于高速IO接口应用的一个扩展，目前扩展为CML。CML（电流模式逻辑-即Current Mode Logic）。电路主要靠电流驱动，也是所有高速数据接口形式中最简单的一种，它的输入与输出的匹配集成在芯片内部，基本不需要外部端接，从而使单板硬件设计更简单、更简洁。CML其为LVDS的升级版本，但速度更快，速度最快可达到10G。FPGA的高速IO接口GTX，可完美覆盖CML的速度范围。

本章节是对于高速IO接口应用的一个扩展，目前扩展为SATA（SSD硬盘，机械硬盘不能使用）。通俗易懂的讲，即把SSD硬盘当做大型的Nand Flash来处理，不格式化硬盘，直接以地址和数据的格式，在SATA盘中写入数据，该数据不能被Window和linux直接识别，需单独编写App来查看SSD硬盘内部，根据协议来完成数据的识别。FPGA实现SSD硬盘的存储，有点在于速度优势（可达到200MB/s），在存储未经过压缩的数据时，有先天的优势。

相对于其他高速IO接口应用，PCIE协议有专门的的IP来进行操作，通过8对输入高速IO，以及输出高速IO，来实现PCIEX8功能。

对于高速IO口配置光纤，现在目前大部分开发板都有配置，且也有说明，在此根据自己的工作经验以及对于各开发板的说明归纳通过高速IO接口，以及硬件配置，可以实现对于光纤的收发功能，由于GTX的速率在500Mbs到10Gbps之间，但通道高速io可配置光纤10G硬件，物理通完成，则可传输常见的光纤协议，例如UDP协议，FC-AC协议，ARINC818协议等来完成对于视频的发送和接收功能。

相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan 6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能。高速IO接口传输视频，一般会被拓展为万兆以太网、40G以太网、10G光纤、40G光纤、3G-SDI、CML、PCIE、SATA等协议接口来传输视频。

相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第五篇，主要描述FPGA实现UDP视频传输应用（没搂住）。

相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第三篇，主要描述FPGA实现UDP协议。

相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第时篇，主要描述可配置网口信息。

相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。本文为第二篇，主要描述物理层连通功能。

相信网络上对于FPGA驱动网口的开发板、博客、论坛数不胜数，为何博主需要重新手敲一遍呢，而不是做一个文抄君呢！因为目前博主感觉网络上描述的多为应用层上的开发，非从底层开始说明，本博主的思虑还是按照老规矩，按照硬件、底层、应用等关系，使用三~四篇文章，来详细说明，随着本博主的客户使用情况，本博主再慢慢完善。

为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.

注：选择720P@30帧的，需拉长HOR TOTAL TIME。

PAL又称帕尔制，是咱们中国早期视频所是使用的视频广播模式，基本上现在的电视都兼容这种视频模式，使用的接口也是传统的BNC插头，有兴趣的伙伴可以看看电视屁股后面是不是有一个单独的BNC接口，百分之98就是支持PAL格式的视频接口。同样，咱们按照，简介、接口、协议、实现方式来完成说明。

基于FPGA平台实现简单的OSD的功能，对于FPGA实现OSD只能实行简单的画框和文字叠加，如果实现复杂的车道线画框，则没法实现（起码我个人感觉，这个功能没有思路执行）。FPGA实现OSD功能需要7系列平台，以及VDMA、OSD等Xilinx公司的IP使用（本功能工程采用Vivado2017.4平台）。

为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.

SDI接口是一种“数字分量串行接口”，对于详细解释，可以在Google下SDI，我就不当网络的搬运工了，划重点的是，SDI常见的分为3种模式，即SD-SDI、HD-SDI和3G-SDI，以及升级版12G-SDI。SD-SDI很少有人用，我怀疑可能是640x512的说法，270Mb/s的数据传输量HD-SDI最常遇到，高清1080P30和720P60的分辨率使用，1.485Gb/s的数据传输量3G-SDI升级款，1080P60分辨率使用，2.97Gb/s的数据传输量。

SDI接口是一种“数字分量串行接口”，对于详细解释，可以在Google下SDI，我就不当网络的搬运工了，划重点的是，SDI常见的分为3种模式，即SD-SDI、HD-SDI和3G-SDI，以及升级版12G-SDI。SD-SDI很少有人用，我怀疑可能是640x512的说法，270Mb/s的数据传输量HD-SDI最常遇到，高清1080P30和720P60的分辨率使用，1.485Gb/s的数据传输量3G-SDI升级款，1080P60分辨率使用，2.97Gb/s的数据传输量。