Liuqz2009的专栏

SSw 模式下，两个 PCIe 交换机之间的链路可以连接两个交换矩阵端口，所有 TLP 都通过目标 ID 路由到这两个端口。全局 ID 的构成：GID 由 {domain[7:0],ID[15:0]} 组成，其中 ID 值是一个 PCIe 标准 ID，由 {bus[7:0], device[5:0], 和 function[2:0]} 组成。此外，光纤链路可以在对等端点（一个在 A0 上，一个在 A1 上）之间提供性能更高的路径（更高的吞吐量和更低的延迟），而不是在两个根联合体之间使用连接（图中虚线）。

一文读懂什么是PCIe SwitchPCIe Switch是一种硬件设备，提供扩展或聚合能力，并允许更多的设备连接到一个PCle端口。连接多个设备：PCIe switch允许多个设备通过单个PCIe总线连接到主机系统，从而扩展系统的连接性。数据交换：PCIe switch可以在多个设备之间传输数据，允许设备之间直接通信而无需通过主机处理器。动态分配：支持动态分配带宽和资源，根据需要调整设备之间的通信速率和优先级。：支持NTB技术，允许两个或多个系统之间直接通信，提高数据传输效率。

数据结构和算法是居中展示，使用center标签

Switchtec PSX Gen4 可编程 PCIe 交换机系列包含可编程和高可靠性的交换机，支持多达 100 条通道、52 个端口、26 个虚拟交换机分区、48 个非透明桥（NTB）、每个端口的硬件和意外插拔控制器、高级错误隔离、全面的诊断和调试功能、广泛的 I/O 接口以及集成的 MIPS 处理器。PSX 系列的典型应用包括 PCIe SSD 机箱、闪存阵列、多主机架构、高密度服务器、刀片服务器、共享存储/计算以及需要定制化、高可靠性 PCIe 交换的应用。

Broadcom® BCM85657 是一款 16 通道、低功耗、低延迟、对称的 PCIe Gen5 和 CXL 集成 MAC 和 PHY retimer。该设备可在 32 GT/s 时在根复合体（RC）和端点（EP）之间扩展超过 40 dB 的损耗。每个通道支持多种数据速率，包括 Gen5（32G）、Gen4（16G）、Gen3（8G）、Gen2（4G）和 Gen1（2.5G）。一个 16 通道链路（1×16）两个 8 通道链路（2×8）四个 4 通道链路（4×4）

这些交换机专为混合硬件/软件平台设计，提供高可配置性（主机数量、下游端口以及将这些端口分配给插槽的方式）。配置完成后，数据直接在连接的设备之间流动，硬件支持实现非阻塞、线速性能，并具备I/O共享和DMA等功能。该解决方案提供了一种创新的方法来设置和控制PEX88000交换机，配置路由表，处理错误、热插拔事件，并通过嵌入式CPU或外部CPU启用解决方案，而不会影响通过交换机的数据流。

在多主机模式下，PEX8796最多可配置四个上游主机端口，每个端口都有自己的专用下游端口。在故障转移模式下，如果主机发生故障，指定的故障转移主机将禁用连接到故障主机的上游端口，并将该主机的下游端口编程到自己的域中。图4b显示了主机1故障后主机2接管了主机1的所有端点。发送到不同 CPU 的数据包将发送到不同的（用户分配的）PEX8796 上行端口，允许更好的排队和负载平衡能力，从而实现更⾼的性能。在多主机模式下，可以选择最多四个端口作为主机/上游端口，并为每个主机分配所需数量的下游端口。

PCIe（Peripheral Component Interconnect Express）中断是硬件设备与CPU之间通信的核心机制，用于在数据传输完成或事件触发时通知CPU进行处理。其设计目标包括提升实时性、降低延迟以及支持高吞吐量场景。PCIe中断机制经历了从传统INTx到现代MSI/MSI-X的演进，逐步解决了共享中断、扩展性差等问题。

TS1和TS2是PCIe物理层链路训练的核心机制，通过有序集的交互实现参数协商与状态控制。其设计兼顾了灵活性与兼容性，支持从Gen1到Gen6的速率演进，并通过Modified TS优化了高速链路的均衡能力。

ReTimer 和 ReDriver 简介。

PCIe总线定义的与功耗管理功能（Power Management，PM）相关的主要有：PCI-Compatible PM、Native PCIe Extensions、Bandwith Management和Event Timing Optimization。其中，PCI-Compatible PM是一种在软件上和硬件上都与PCI-PM（定义在ACPI Spec中）兼容的模式，其要求PCIe设备的每个Function都包含PCI Power Management Capability寄存器。

某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行，为此，PCIe总线采用热插拔（Hot Plug）和热切换（Hot Swap）技术，来实现不关闭系统电源的情况下更换PCIe卡设备。注：热切换（Hot Swap）和热插拔的主要区别是应用领域不同，热插拔主要应用于PC以及服务器的主板上的板卡连接，而热切换主要针对的是CPCICompactPCI，一种常用于仪器仪表的接口）应用的。具体请参考PCIe Spec和的相关章节。PCIe总线的热插拔主要指的是PCIe。

一个简单的PCI总线INTx中断实现流程，如下图所示。首先，PCI设备通过INTx边带信号产生中断请求，经过中断控制器（PIC）后，转换为INTR信号，并直接发送至CPU；CPU收到INTR信号置位后，意识到了中断请求的发生，但是此时并不知道是什么中断请求。于是通过一个特殊的指令来查询中断请求信息，该过程一般被称为中断应答（该特殊指令被发送至 PIC 后，PIC会返回一个8bits的中断向量（）值给CPU。该中断向量值与其发送的INTR请求是对应的；CPU收到来自PIC的中断向量值后，会去其。

前面的文章提到过，PCI总线中定义两个边带信号（PERR#和SERR#）来处理总线错误。其中PERR#主要对应的是普通数据奇偶校检错误（），而SERR#主要对应的是系统错误（具体如下：普通的数据奇偶校检错误——通过PERR#报告在多任务事务（，又称为）时的奇偶校检错误——通过SERR#报告地址和命令的奇偶校检错误——通过SERR#报告其他错误——通过SERR#报告一个简单的例子如下图所示：PCIe作为一种高速串行总线，取消了PCI总线中的这两个边带信号，采用错误消息的方式来实现错误报告。

FPGA发展到今天，SerDes) 基本上是标配了。从PCI到，从 ATA 到SATA，从并行 ADC 接口到JESD204，从 RIO 到Serial RIO，……等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树，并不能够解释SerDes是怎么工作的。而本文也主要是基于和ECP5的SerDes UG，来简单地介绍一下的一些基本特性。如需深入了解SerDesSerDes 扫盲，以及本文附件中的硕博论文。

相关的内容只会简单提及，并不会深入地介绍，有兴趣的可以阅读 PCIe Spec V3.0 或者 Mindshare 的相关书籍。总线采用了一种嵌入式时钟的机制，即发送端只向接收端发送数据信号，并不发送时钟信号（时钟信号隐藏在数据信号中）。设备（PCIe 卡和插槽等）都是按照统一的标准实现的，一般不会出现这种情况，因此这一功能是可选的。进行了简单的介绍，关于具体的每一个状态内部是如何实现的，请参考 PCIe Spec 相关章节。因为有的通道的信号可能先到达，有的可能后到达。

需要注意的是，PCIe Spec 只是规定了物理层需要实现的功能、性能与参数等，至于如何实现这些却并没有明确的说明。），由于是伪随机码，所以只要发送端和接收端采用相同的算法和种子，接收端便可以轻松地恢复出数据。如上图所示，接收端的逻辑基本上都是与发送端相对应的相反的操作。当然，这些控制字符只用于物理层之间的传输，接收端的设备的物理层接收到这些数据后，会将这些控制字符去除，再往上传到其数据链路层。的物理层逻辑部分，可能会与其他的厂商的设备的物理层实现方式有所差异，但是设计的目标和最终的功能是基本一致的。

因此，发送端只能先尝试发送，期间可能会被插入多个等待周期（接收设备尚未就绪等原因），甚至是重发（具体可以参考 PCIe 的 Spec ，这里不再详细介绍，下面给出。这样的机制，因此发送端并不知道当前时刻，接收端能否接收对应的。是可选的，只有当被配置为使能的时候才会被初始化。在进行初始化的时候，接收端需要向发送端报告（初始化之后，相邻的两个设备之间会周期性的通过。只在相邻的数据链路层之间传输，但是相关的。初始化开始时，其会被自动的初始化。的周期表格（根据公式计算的结果）。中的系数，但实际上他们的值是一样的。

中采用边带信号，这些边带信号的主要功能是中断，错误报告和电源管理等。的限制），但是返回的总的数据量应当与请求的数据量保持一致，否则可能会出现。中没有任何一位是有效的，也是允许的，但是这样的请求对于。时，应注意先发送的时低地址的数据，后发送高地址数据。的大小并不是有效的数据的大小，有效数据的大小是由。可以响应该请求，但是却发生了其他的错误，该错误是。，只是其中的数据都是无效的。，但是并不是所有的空间都被利用上了，例如有的。），但是早期的 PCI 并不支持这一功能，时，都会被认为是非法的，并被认为是。

（数据链路层包，只在相邻的设备的数据链路层之间进行传递，不会被转发到其他设备中）和。格式，这里暂时不详细介绍了，有兴趣的可以自行阅读 PCIe Spec 的相关内容。（命令集包，只在相邻的设备的物理层之间进行传递，不会被转发到其他的设备中）、路由的基础知识，具体的路由方式将会在接下来的三篇文章中依次进行介绍。（事务层包，可以根据包中的路由信息被转发到其他的设备中）。新增的内容，有兴趣的可以自行阅读 V2.1 的相关内容。是给自己的还是给自己下属的其他设备的。指的是包的最初来源分别是事务层和数据链路层，即。

需要特别注意的是，PCIe的Spec中明确规定只有Root有权限发起配置请求（Originate Configuration Requests），也就是说PCIe系统里面的其他设备是不允许去配置其他设备的配置空间的，即peer-to-peer的配置请求是不允许的。当配置请求进行BDF路由的时候，正是依靠这些信息来确定要找的设备的。前面的文章还介绍过，Root和Switch的每一个端口中都包含一个P2P桥，并且知道桥的配置空间头（Configuration Space Header）是Type1型的。

中必然存在一个以上的这样的结构（包括事务层，数据链路层和物理层的）。总线的提出可以算是代表着传统并行总线向高速串行总线发展的时代的到来。由于是串行总线，因此所有的数据（包括配置信息等）都是以数据包为单位进行发送的。对读请求的包进行解码后，并从中识别出操作的地址，然后锁存数据，并将数据发送至。对应的，在接收端就需要进行相反的处理。是一种点对点连接的总线，而不像 PCI 那样的共享总线。所规定的内容，完全由用户根据自己的需求进行设计，另外三层都是。总线系统拓扑结构中的最末端，一般作为总线操作的发起者（

的传输速率指的是实际的有效传输速率，为 RAW Data 速率的 80% ，因为 PCI-E（Gen1&Gen2，Gen3 中使用了新的方式，即 128b/130b）中使用了 8b/10b 编解码技术。此外，我们在示波器等测量设备中常见到的 CPCI 和 PXI 实际上是 PCI 在仪器仪表接口领域的延伸，PXI 和 PCI-X 是两种不同的总线，PCI-X 主要用于服务器系统中，在 PC 中很少使用。总线有一定的了解，所以下面的连载博文将先从 PCI 和 PCI-X 总线介绍开始。总线，即 3GIO。

此外在 PCIe 总线中， 报文的大小并不固定， 如数据报文的大小可以为 128B、 256B， 只要数据报文的有效负载小于。流量控制的主要作用是在发送端和接收端进行数据传递时， 合理地使用物理链路， 避免因为接收端缓冲区容量不足而丢弃来自发送端的数据， 从而要求发送端重新发送已经发送过的报文， 并最终有效地利用网络带宽。流量控制的目标是在充分利用网络带宽的前提下， 尽量减少数据报文因为接收端缓存容量不足而被丢弃的情况， 因为此时数据发送端将会择时重新传送这些丢弃的报文， 从而降低了数据通路的利用率。

当一个USB设备连接至USB主机，就要对设备进行枚举，所谓枚举就是从设备读取各种描述符信息，这样主机就可以根据这些信息加载合适的驱动程序，并且知道设备是什么样的设备。

PCIe总线进行链路训练的主要目的是初始化PCIe链路的物理层、 端口配置信息、 相应的链路状态， 并了解链路对端的拓扑结构， 以便PCIe链路两端的设备进行数据通信。一条PCIe总线提供的链路带宽可以是 × 1、 × 2、 × 4、 × 8、 × 12 或者× 16， 但是在这个 PCIe 链路上所挂接的PCIe设备并不会完全使用这些链路。如一个 × 4 的PCIe设备可能会连接到 × 16 的PCIe链路上。此时该PCIe设备在进行链路训练时， 必须通知对端链路该设备实际使用的链路状态。此外PCIe。

如图 4-4 所示， 物理层在数据链路层和PCIe链路之间， 其主要作用有两个， 一是发送数据链路层的TLP和DLLP；二是发送和接收在物理层产生的报文PLP三是从PCIe链路接收数据报文并传送到数据链路层。物理层主要由物理层逻辑模块和物理层电气模块组成， 本节主要介绍物理层的逻辑模 块， 包括 8 / 10b 编码、 链路训练等一些最基础的内容， 并通过介绍差分信号的工作原理， 简 要介绍物理层的电气模块。

有时一个 PCIe 设备发出的 TLP， 其目的地址并 不相同， 可能先进入发送队列的 TLP， 在某种情况下无法发送， 但这并不影响后续 TLP 的发 送， 因为这两个 TLP 的目的地址并不相同， 发送条件也并不相同。当使用标准的强序模型时， 在数据的整个传送路径中， PCIe 设备在处理相同类型的 TLP 时， 如 PCIe 设备发送两个存储器写 TLP 时， 后面的存储器写 TLP 必须等待前一个存 储器写 TLP 完成后才能被处理， 即便当前报文在传送过程中被阻塞， 后一个报文也必须 等待。

PCIe总线由若干层次组成， 包括事务层、 数据链路层和物理层。PCIe总线使用数据报文进行数据传递， 这些数据报文需要通过 PCIe 总线的这些层次。PCIe 总线的这种数据传递方式与互联网使用 TCP / IP 协议进行数据传递有类似之处。与 PCI 总线不同，PCIe总线使用端到端的连接方式， 在一条 PCIe 链路的两端只能各连接一个设备， 这两个设备互为数据发送端和数据接收端。PCIe 总线除了总线链路外， 还具有多个层次， 发送端发送数据时将通过这些层次， 而接收端接收数据时也使用这些层次。

（1） PCI 总线空间与处理器空间隔离（2） 可扩展性（3） 动态配置机制（4） 总线带宽（5） 共享总线机制（6） 中断机制PCI 总线是一条共享总线， 在一条 PCI 总线上可以挂接多个 PCI 设备。这些 PCI 设备通 过一系列信号与 PCI 总线相连， 这些信号由地址/ 数据信号、 控制信号、 仲裁信号、 中断信 号等多种信号组成。本章主要介绍了 PCI 总线的基本组成部件， PCI 设备如何提交中断请求， 以及 PCI⁃X 总 线对 PCI 总线的功能增强。

主机与端点传输所有的DPS可以作为一次单个同步突发事务处理或者它可以将传输分为更小的突发，像2，4，或8个DPs服务间隔中最后的同步突发带有剩下的数据包DP。Host 发送 DP给 Device，每个 DP 使用递增的包序号（0-31），Device 向每个 DP 回 ACK TP.同样的，Host 不必等待收到 ACKTP就可以继续发送下一个DP，如果 Device 回复了一个retry位被置位的 ACKTP，Host需要从该ACKTP指示的包序号开始重传 DP。它支持在保证的界限延迟下可靠的数据传输。

如果设备或者主机发送一个NumP域值减少的ACKTP包，那么减少的值不能比1大.例如，如果前一个ACKTP包NumP域值为5，那么对下一个收到的包的 ACK TP的NumP域值不应该比4小，只有下面的情况除外：-----如果设备能够接受数据但是不能再接收更多的数据了，则它应该发送一个NumP域值设为 0的 ACKTP 包。SETUP DP是一种特别的DP，它通过Setup域被设置为1来认证，可被寻址到任意端点SETUP是一种主机到设备的特别的数据事务处理，它允许主机初始化设备一条要执行的命令。

应该用来配置没有停留在活动（U0）状态中能被改变的功能在接收到带 Force_LinkPM_Accept 位声称的 LMP 时，端口应该接受所有的 LGO_U1 和LGO_U2链路命令，除非端口收到一个带有 Force_LinkPM_Accept 位撤销声称的LMP注意：Force_LinkPM_Accept功能不正确的使用会严重影响链路的使用性能。添加到串流上的符号有影响（即帧包，控制或修改链路），像位编码，链路层帧，为了精简讲述，已经被移除了它们对协议层是不可见的）。较低值（0）的端口为上端口。

此外，错误检测功能还集成到数据包和链接命令中，以验证数据包和链接命令的完整性。操作中，链路控制字应包含一个 3 位头序列号、3 位保留、一个 3 位集线器深度索引、一个延迟位 （DL，Delayed）、一个延迟位 （DF，Deferred） 和一个 5 位 CRC-5。操作中，链路控制字应包含一个 4 位头序列号、2 位保留值、一个 3 位集线器深度索引、一个延迟位 （DL）、一个延迟位 （DF） 和一个 5 位 CRC-5。超速使用包来传输信息。头包由三个部分组成，一个头包帧，一个包头，一个链路控制字。

USB3.2 系统架构（图3-1)由两个同时活动的总线组成：一个 USB2.0 总线和一个增强型超高速总线。USB3.2 互连USB3.2 设备USB3.2 主机USB 3.2 集线器是一种特殊的 USB 设备，其目的是为超出由主机提供的总线提供额外的连接点。在本规范中，非集线器设备被称为外围设备，以区分它们与集线器设备。此外，在 USB 2.0 中，术语 “功能” 有时可以与设备互换使用。在此规范中，一个函数是设备中的一个逻辑实体。

对于一些在原始或 RGB 模式下的彩色相机，红/蓝通道可以相对于绿色通道使用红/蓝平衡比（BalanceRatio）增益进行白色平衡。自动功能 GainAuto, BlackLevelAuto, BalanceWhiteAuto, GainAutoTapBalance 和。其他彩色相机独立控制每个颜色通道的增益，在这种情况下，红、绿、蓝的增益特性可以用于白色平衡。本章中的特征描述了如何影响图像的模拟特征，如增益、黑色电平、白色剪辑和伽马。

采集控制章节描述了与图像采集相关的所有特征，包括触发器和曝光控制。它描述了采集的基本模型和设备的典型行为。    本节描述了用于描述和命名与采集相关的特性的词汇表和术语。它还定义了与采集相关的信号及其在设备采集图像时的时间位置。    采集（Acquisition）由直线（Lines）构成的一个或多个帧（Frames）组成。采集的帧可以选择分组为单独触发的较

为了简化标准文本和特性描述（参见上面的示例），可选的区域选择器没有显式地传播到它可能选择的 SFNC 的所有特性。）可能允许，例如每像素 16 位，真实图像数据可能只提供一定范围的值（例如每像素 12 位，因为相机仅配备了 12 位模拟到数字转换器）。）特征包含了用户指定的信息和设备提供的信息的混合，所以它适合于描述整个像素设置，但在必须设置或查询个别设置时可能不太实用。这个网页还给出了当前标准化的像素格式的列表及其唯一的标识符值（参见 “GenICam像素格式值” 和 “PFNC的参考头文件” 文档）。

设备控制功能为设备（摄像头）及其传感器提供一般信息和控制。这主要用于在枚举过程中识别设备，并获取有关传感器分辨率的信息。与设备的一般状态有关的其他信息和控制也包括在此类别中。该设备的传感器的扫描类型。通常，此特性是不可写的。但有些摄像头可能允许在线扫描和区域扫描之间切换。设备信息和控制的类别。该设备的产品系列的标识符。

本文档包含了 GenICam 的 “标准特性命名约定（SFNC）”，该协议为基于 GenICam 标准的设备提供了标准特性命名约定和标准行为模型。所有 GenICam 标准文档的最新发布版本都可以在EMVA 网站上的 GenICam 下载页面上找到（特别请参见 “SFNC（标准特性命名约定）” 一节）。仅使用 GenApi 就足以使相机或设备的所有功能都可以通过 GenICam API 进行访问。