fanyuandrj-CSDN博客

原创单电源下仪表运放AD8421的使用

单电源下仪表运放AD8421的使用因为项目的需求将之前的双电源电路改为单电源电路，我按照普通运放单电源的思路进行设计，如下图：结果发现示波器的输出是一条直线在ADI的官网下面翻了好久，终于找到对仪表运放单电源使用方法的说明：*在单电源的情况下使用仪表运放时需要设置合适的共模电压以及参考电压。如果输入信号是正负对称的（如正弦波），共模电压以及参考电压优先设置为Vcc/2，以获得最大的动态范围。从上图看加入了共模以及参考电压后输出正常了。但是这个电压怎么加上去呢，这里给出个人的设计以供参考。

2022-03-15 20:03:44 4800 3

原创何为乒乓操作

乒乓操作是一个经常用于数据流控制的处理技术，具有节约缓冲空间、对数据流无缝处理等特点。进行乒乓操作需要两个数据缓冲单元，可以是双端口RAM，FIFO，SDRAM等可读可写单元。实现过程如下：输入数据先进入数据缓冲模块1，待模块1写满之后，输入数据进入模块2，同时输出模块1中的数据。待模块2写满之后，输入数据再次进入模块1，同时输出模块2的数据。如此反复循环地操作，即为乒乓操作。那么乒乓操作有什么用呢乒乓操作的最大特点是通过“ 输入数据流选择单元” 和“ 输出数据选择单元” 按节拍、相互配合的切换，将

2021-12-02 15:21:37 2433

原创 FPGA Verilog IIC控制EEPROM

IIC通信协议简介IIC只有两根线，一根SDA数据线，一根SCL数据线。1、除了开始标志和结束标志，其余时间不允许在时钟信号高电平时数据线信号产生变化。因此写数据需要在时钟低电平时写入，读数据要在时钟高电平时读出。2、开始和结束标志：在时钟线为高电平时，数据线电平由高变低（开始），数据线电平由低变高（结束）。3、主机每发送8位数据，从机都会回应一位低电平的ACK信号。EEPROM读写操作的流程在进行写操作时，先写入从机地址（每个器件的从机地址都是固定的）以及读写标志位，再写入数据地址（有的是8位

2021-11-30 11:01:23 946

原创 FPGA实现串口通信（RS232）含代码

硬件需求带有CH340的FPAG开发板接收模块该模块的功能是接收通过 PC 机上的串口调试助手发送的固定波特率的数据，串口接收模块按照串口的协议准确接收串行数据，解析提取有用数据后需将其转化为并行数据；简单的说，接收模块的功能就是解析+串转并；具体实现步骤如下：1、算出波特率和FPGA时钟的对应关系每个码元的持续时间=FPGA时钟计数Fclk/Baud次例如波特率为9600，代表着每秒传输9600个码元，每个码元的持续时间为1/9600秒，设FPGA时钟为50MHz，则需要计数约5028次（细

2021-11-24 23:47:19 8537 3

原创 Exams/review2015 fancytimer

通过之前五个小题的学习，这道题应该不难写出，把这五个小题组合起来即可。代码如下module top_module ( input clk, input reset, // Synchronous reset input data, output [3:0] count, output counting, output done, input ack ); reg[3:0] state,next_state; wi

2021-11-07 01:53:19 481

转载 STM32 SPI 软件NSS和硬件NSS解读

[导读]SSM可以控制内部NSS引脚与SSI（一个寄存器，软件模式）相连，还是与NSS外部引脚（真正的STM32引脚，硬件模式）相连。真正作用的是内部NSS引脚（内部NSS引脚才真正连接到SPI通信控制器上）SSM可以控制内部NSS引脚与SSI（一个寄存器，软件模式）相连，还是与NSS外部引脚（真正的STM32引脚，硬件模式）相连。真正作用的是内部NSS引脚（内部NSS引脚才真正连接到SPI通信控制器上）SPI从模式的配置（MSTR=0）1.硬件模式：SSM=0，当外部NSS为低电平时，内部NSS也

2021-11-04 22:04:54 18459 9

原创 Verilog HDLbits:Exams/2013 q2bfsm(有限元状态机)

题目Consider a finite state machine that is used to control some type of motor. The FSM has inputs x and y, which come from the motor, and produces outputs f and g, which control the motor. There is also a clock input called clk and a reset input called res

2021-11-02 23:17:25 900

原创 Verilog HDLbits:Exams/2012 q2b（独热码状态机）

独热码是一种二进制编码方式，它的特点是，用来编码这个数的N位bit中，有且只有一位是1，其余位全部为0。因为只有1位是1，所以叫做one-hot （对应的，还有一种编码方式是只有1位是0，其余位都是1，叫做one-cold)。这种编码方式保证只有一根线处于高电平状态，出现误码的概率也最低。缺点是占用的资源较多。题目Assume that a one-hot code is used with the state assignment y[5:0] = 000001(A), 000010(B), 0

2021-11-02 18:31:45 876

原创 Verilog HDLbits:Lemmings4（Moore型有限元状态机）

题目Although Lemmings can walk, fall, and dig, Lemmings aren’t invulnerable. If a Lemming falls for too long then hits the ground, it can splatter. In particular, if a Lemming falls for more than 20 clock cycles then hits the ground, it will splatter and ce

2021-10-26 15:29:29 1063

原创 Verilog HDLbits:Lemmings3（Moore型有限元状态机）

题目In addition to walking left and right, Lemmings will fall (and presumably go “aaah!”) if the ground disappears underneath them.In addition to walking left and right and changing direction when bumped, when ground=0, the Lemming will fall and say “aaah!

2021-10-26 00:01:47 332 3

原创 Verilog HDLBits: Edgecapture（边缘捕获）

Edgecapture（边缘捕获）-HDLBits在线Verilog学习HDLBits题目 Edgecapture :For each bit in a 32-bit vector, capture when the input signal changes from 1 in one clock cycle to 0 the next. “Capture” means that the output will remain 1 until the register is reset (synchrono

2021-10-23 11:39:29 2642

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

m0_46272475的博客