SystemVerilog验证测试平台编写指南第三章学习笔记（一）

最新推荐文章于 2023-06-19 14:52:51 发布

原创

最新推荐文章于 2023-06-19 14:52:51 发布 · 284 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#学习 #java #开发语言

本文介绍了Verilog和SystemVerilog中的过程语句，如初始块和for循环，并展示了如何使用任务和函数。强调了任务与函数的区别，包括任务可以消耗时间而函数不能，以及函数必须有返回值。还探讨了参数的使用，包括方向、默认值和命名传递。此外，提到了时间值的概念，如时间单位、精度和时间变量的处理。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

3.1 过程语句

例3.1 新的过程语句和操作符

initial
    begin : example
    integer array[10],sum,j;

    //在for语句中声明i
    for(int i=0;i<10;i++)
        array[i]=i;

    //把数组里的元素相加
    sum=array[9];
    j=8;
    do
        sum+=array[j];
    while(j--);

    $display("Sum=%4d",sum);
    end : example

例3.2 在读取文件时使用break和continue

initial begin
    bit [127:0] cmd;
    int file,c;

    file=$fopen("commands.txt","r");
    while(!$feof(file)) begin
        c=$fscanf(file,"%s",cmd);
        case(cmd)
            "":continue;
            "done":break;
            ...
        endcase //case(cmd)
    end
    $fclose(file);
end