FPGA入门之三 Verilog实现LED流水灯 计数器+状态机+分频

最新推荐文章于 2025-07-25 10:07:26 发布
最新推荐文章于 2025-07-25 10:07:26 发布
阅读量7.1k 收藏 82
点赞数 5
CC 4.0 BY-SA版权
分类专栏： FPGA初学
原文链接：https://blog.csdn.net/fengyuwuzu0519/article/details/72457366
本文详细介绍了使用状态机设计流水灯的过程，从简单的LED点亮到复杂的流水效果实现，包括频率控制、分频技巧及波形优化。通过增加计数器和分频信号，解决了LED变化过快的问题，实现了更流畅的视觉效果。

如果点亮四个LED呢

LED位宽为4，

`timescale 1ns / 1ps
module myled(clk,rst_n,led);
input clk;
input rst_n;
output reg [3:0]led;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
    led <= 4'b0000;
else
    led <= 4'b1111;
end
endmodule

同样，调整测试tb文件。

wire [3:0] led ;

结果如下：

 

二、状态机设计实现流水灯

代码：

`timescale 1ns / 1ps
module myled(clk,rst_n,led,state);
input clk;
input rst_n;
output reg [3:0]led;
output reg[1:0] state;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
    begin
        led <= 4'b0000;
        state <= 0;
    end
else
    begin
        case (state)
            0:begin    
                led <= 4'b1011;
                state <= 1;
            end
            1:begin    
                led <= 4'b1101;
                state <= 2;
            end
            2:begin    
                led <= 4'b1110;
                state <= 3;
            end
            3:begin    
                led <= 4'b0111;
                state <= 0;
            end
            default:    
                state <= 0;
        endcase
    end
end
endmodule

测试代码：

`timescale 1 ns/ 1 ps
module test_tb();
reg clk;
reg rst_n;                                             
wire [3:0]led;    
wire[1:0] state;             
myled i1 (
	.clk(clk),
	.led(led),
	.rst_n(rst_n),
	.state(state)
);
initial                                                
begin                                                                                            
    $display("Running testbench");      
    clk=0;
    rst_n=0;
    #20 rst_n=1;
end                                                    
always #10 clk=~clk;    
                                                
endmodule

仿真波形

 

（3）设计要点

注意state变量的赋初值。

（4）频率反转太快、看不出LED效果。

改善方法1：

状态机中增加计数器。

`timescale 1ns / 1ps
module myled(clk,rst_n,led);
input clk;
input rst_n;
output reg [3:0]led;
reg[1:0] state;
reg [3:0] counter;
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
    begin
        led <= 4'b0000;
        state <= 0;
        counter<=0;
    end
else
    begin
        case (state)
            0:begin   
                
                if(counter<12)
                    counter <= counter+1;
                else
                    begin    
                        led <= 4'b1011;
                        state <= 1;
                        counter <=0;
                    end
            end
            1:begin    
                
                if(counter<12)
                    counter <= counter+1;
                else
                    begin  
                        led <= 4'b1101;
                        state <= 2;
                        counter <=0;
                    end
            end
            2:begin    
                
                if(counter<12)
                    counter <= counter+1;
                else
                    begin  
                        led <= 4'b1110;
                        state <= 3;
                        counter <=0;
                    end
            end
            3:begin    
                
                if(counter<12)
                    counter <= counter+1;
                else
                    begin 
                        led <= 4'b0111;
                        state <= 0;
                        counter <=0;
                    end
            end
            default:    
                state <= 0;
        endcase
    end
end
endmodule

测试代码：

`timescale 1 ns/ 1 ps
module myled_tb();
reg clk;
reg rst_n;                                             
wire [3:0]led;            
myled i1 (
	.clk(clk),
	.led(led),
	.rst_n(rst_n)
);
initial                                                
begin                                                                                            
    $display("Running testbench");      
    clk=0;
    rst_n=0;
    #20 rst_n=1;
end                                                    
always #10 clk=~clk;    
                                                
endmodule

波形结果：

 

符合我们的要求。

仔细检查代码，case条件下时，应该直接给赋值，case (state)

即led <= 4'b1011;由原来的位置放在begin:后面，这才符合我们的设计。

0:begin   
    led <= 4'b1011;
    if(counter<12)
        counter <= counter+1;
    else
        begin    
            
            state <= 1;
            counter <=0;
        end
end

仿真波形：

三、分频

问题来了，如上图所示：state 一次是260ns,即counter0~12是260ns，led在counter12的位置，延后了一个节拍变化 。这是因为是寄存器，等于是一个触发器，led输出端等于get输入端 在上升沿来的时候，代码（posedge clk or negedge rst_n），在counter=12的下一个节拍，counter=0,state=1，在state＝1的下个clk的上升沿，led更新为1101。

怎么解决？？

分频，控制上升沿。

所谓分频，即新增加一个信号，如clk_show，在一个state状态下，完成上升下降时序，从而保证在下一个state变化以后，直接clk_show出现上升沿。即在state开始为1时，clk_show直接为上升沿，从而实现实时变化。即1101和state=1同步。

state一次提到520ns，一个state有两个counter循环，

设计思路：

先设计一个信号，clk_show根据clk和counter计数，13次变化一次，循环一次得26*10ns，再在clk_show上升沿时，变化led和state状态。即并行执行的“always @ ( posedge clk_show or negedge rst_n)”，在clk_show上升沿时，即变化 。

 

module myled2(clk,rst_n,led,state,counter,clk_show);
 
input clk ;
input rst_n ;
output reg [3:0]led ;
 
output reg[1:0] state;
output reg [3:0] counter;
output reg clk_show;
 
always @ ( posedge clk or negedge rst_n)
begin
	if(!rst_n)
		begin
			clk_show<=0;
			counter<=0;
		end
	else
		if(counter<12)
			counter<=counter+1;
		else
			begin
				counter<=0;			
				clk_show=~clk_show;
			end
end
 
always @ ( posedge clk_show or negedge rst_n)
begin
	if(!rst_n)
		begin
			led<=4'b1111;
			state<=0;
		end
	else
	begin
		case(state)
			0:begin
				led<=4'b0111;
				state<=1;
			end
			1:begin
				led<=4'b1011;
				state<=2;	
			end
			2:begin
				led<=4'b1101;	
				state<=3;			
			end
			3:begin
				led<=4'b1110;
				state<=0;	
			end
			default: 
				state<=0;
			endcase
	end
end
endmodule

测试代码

`timescale 1 ns/ 1 ps
module myled2_tb();
reg clk;
reg rst_n;                                            
wire [3:0]led;
wire[1:0] state;
wire [3:0] counter;
wire clk_show;                       
myled2 i1 (
	.clk(clk),
	.led(led),
	.rst_n(rst_n),
	.state(state),
	.counter(counter),
	.clk_show(clk_show)
);
initial                                                
begin                                                  
                                         
$display("Running testbench");      
clk=0;
rst_n=0;
#20 rst_n=1;                
end                                                    
 always #10 clk=~clk;                                                    
endmodule

最多仿真波形：

 

同一变量不能同时在两个always块内复制，如分频和状态机的两个always块，复位时复位什么变量由本块内用到的变量决定。
 

Verilog设计流水灯（分频）
筱羊冰冰
12-17 6097
题目描述 在开发板中，有一个内置的时钟周期，为100MHZ，我们需要使用这样一个时钟信号来设计一个1HZ的流水灯（使用8个led灯），也就是一秒钟有一个灯是亮起的，依次从左到右。 另外还有一个低有效的复位使能端、一个同步保持使能（有效时流水灯亮起状况不变） 分析 首先，1HZ和100MHZ的时钟周期需要进行转换，然后利用新的时钟信号进行led灯信号变更即可。 分频部分 思路是这样的，既然是100MHZ，也就是10-8s的时钟周期，那么我们就需要进行计数，当计数到108时，才是一个新的时钟信号的一个周期；但是
【FPGA】用Verilog语言实现流水灯实验
lzh1415926的博客
04-20 1万+
目录一、模块框图二、波形图1、时钟与复位信号2、计数器3、脉冲信号4、输出信号5、理想结果三、代码部分1、Verilog代码(1)法1：拼接运算符(2)法2：移位运算符，再取反2、tb仿真代码四、仿真波形 一、模块框图 包含两个输入信号：系统时钟（sys_clk）以及复位信号（sys_rst_n）。 一个输出信号：led_out (因有4个led灯组成流水灯，故位宽为4，每一个比特位控制一个led灯) 二、波形图 1、时钟与复位信号 2、计数器 因每一个流水灯点亮的时间为0.5s，板子频率为50Mh
5.2 FPGA：基于verilog的LED流水灯设计（多种方法）
浪迹天涯的博客
08-02 6676
将led_run2.v中的 led 接到三八译码器的 out 端口上时，led 不能再定义为 reg 型，因为三八译码器底层已经将out定义为reg型。底层已经定义了reg型，顶层就不能再定义reg型。led是由底层模块驱动的，顶层只能定义为wire型。在当前模块中调用三八译码器模块，将38译码器的设计模块添加到当前文件夹中，在led_run2.v中通过接口调用三八译码器。当仿真时时间长，可以减小设计代码的计数次数，对分析移位功能没有影响。defparam写法不能在testbench中生效。
Verilog实现LED呼吸灯及占空比控制
最新发布
weixin_42612804的博客
07-25 948
LED呼吸灯是一种通过调整LED亮度来模拟自然呼吸的灯光效果。通过逐渐增加和减少LED的亮度，形成一个平滑的循环过程，使得LED的光效表现出渐亮和渐暗的节奏。Verilog的历史可以追溯到20世纪80年代中期，当时由Gateway Design Automation公司开发，作为其产品Verilog-XL仿真器的硬件描述语言。Verilog最初是作为一种行为级的模拟语言，后来迅速发展成为一种硬件描述语言。
FPGA学习——verilog实现流水灯
weixin_53573350的博客
04-23 9728
verilog实现流水灯
4位流水灯的Verilog实现
05-08
4位流水灯的Verilog实现,FPGA开发入门级的程序。
verilog语言实现流水灯实验
ziyouruf的博客
03-15 2588
目的是实现FPGA开发板上的四个LED灯依次点亮，每次只点亮一个，每个点亮时间是0.5s。输入有时钟和复位信号，一路输出连接到FPGA开发板上的四个LED灯。设置输出信号位宽四位宽，刚好一个位宽控制一个LED灯亮灭。需要设置一个中间变量计数器，初值为0，因为50MHz晶振，0.5秒计数为25000000，从0开始计数，所以计数器计数最大值为24_999_999,当计数器在复位信号无效或计数到最大值时，对计数器进行清零操作。再设置一个计数标致信号，在计数器计数到最大值时，拉高一个时钟周期的高电平，其他时刻保持
verilog流水灯
liuli66635的博客
05-19 1775
input wire clk_100m, // 时钟信号。output wire [7:0] led, // 8个LED灯输出。// output reg [7:0] digit2 // 数码管第二位。// output reg [7:0] digit2 // 数码管第二位。output wire [7:0] digit,// 数码管第一位。// 模式2: 交替点亮相邻的两个LED。
用verilog语言实现的流水灯程序
11-02
用verilog语言实现的流水灯程序，使用quartus软件实现
Verilog 实现流水灯
热门推荐
adolphwang_909086的博客
04-19 3万+
Verilog基础实验，流水灯设计
使用verilog实现流水灯
weixin_35757191的博客
02-19 586
下面是使用 Verilog 实现流水灯的简单示例代码： module TrafficLight(input clk, input reset, output reg green, output red); reg [26:0] counter; always @(posedge clk) begin if (reset) counter <= 0; els...
FPGA实现流水灯Verilog代码
08-14
使用Verilog编写的FPGA流水灯程序，软件为ISE
verilog HDL 流水灯
10-12
用verilog语言实现简单的流水灯，编译环境为quartusII6.0 在板子上试过的了
Verilog点流水灯
10-22
驱动简单的流水程序，适用于新手入门学习，模块化的设计。
verilog流水灯状态机实现
05-09
verilog流水灯状态机实现，简单里例程。verilog流水灯状态机实现，简单里例程verilog流水灯状态机实现，简单里例程verilog流水灯状态机实现，简单里例程verilog流水灯状态机实现，简单里例程。
verilog流水灯代码
08-27
verilog流水灯代码
verilog实现流水灯500ms（循环移位）
weilit_的博客
07-30 2618
/ tb文件中，15行进行参数重定义的原因是，流水灯功能程序中DELAY_500MS的时间太长了，在modelsim进行波形仿真时，需要跑较长的时间，才能观察到波形的所有状态，所以这个时候，我们需要对计数器的参数进行重定义，格式为 （defparam 例化名.功能代码中的计数器参数 = 自己定义的新数值 ）。比如，要设计一个流水灯，开始时LED0点亮，经过500ms后LED0熄灭，LEDO熄灭同时 LED1被点亮，再经过500ms后LED1熄灭，LED2点亮，依此类推。为低电平时，LED 灯熄灭。
FPGA学习笔记——基于Verilog语言的两种流水灯LED
Jason_UESTC的博客
10-15 2083
本文主要介绍基于Veilog语言的两种流水灯LED写法，分别为状态机写法和移位寄存器写法
FPGA Verilog LED 流水燈
攝影界的碼農
07-22 2020
module led_test ( input clk, // 系統 50 Mhz 時鐘 output reg[3:0] led // 板子上有 4 顆 LED，宣告為輸出 ); reg [31:0] timer; // 宣告 3 //----------------------------------...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值