【驯服野生verilog-mode全记录】day3 —— 基于vim自动生成verilog-mode格式初始文件模板

尼德兰的喵

已于 2022-09-07 20:05:44 修改

阅读量1.2k

点赞数 1

CC 4.0 BY-SA版权

分类专栏： verilog-mode本地配置指导尼德兰的喵全内容专栏文章标签： fpga开发芯片 verilog vim

于 2022-09-07 19:51:44 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/moon9999/article/details/126752039

尼德兰的喵全内容专栏同时被 2 个专栏收录

154 篇文章 ¥299.90 ¥399.90

订阅专栏

超级会员免费看

verilog-mode本地配置指导

6 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

这篇博客介绍了如何在创建verilog文件时自动应用verilog-mode的初始模板，节省RTL编码时间。通过vimrc设置，实现了新文件创建和保存时触发格式化，详细展示了vimrc的相关函数配置。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

前言

【驯服野生verilog-mode全记录】day0 —— verilog-mode的安装

【驯服野生verilog-mode全记录】day1 —— 常用链接与基本命令模板

【驯服野生verilog-mode全记录】day2 —— 模块的例化

如果能在创建verilog文件时直接生成verilog-mode的初始模板，那么就进一步节省了RTL的编码量，本篇博客就是阐述如何实现这一功能，思路和技巧参考了很多vimrc的配置技巧。

效果展示

在任意目录，新建test.v文件，初始文件格式为：

// +FHDR------------------------------------------------------------

了解本专栏

超级会员免费看

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

尼德兰的喵 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。