CMOS知识点 MOS管不同工作区域电容特性

知识点14：

MOSFET的电容主要来源于其物理结构：

1. 栅氧层电容：栅极（G）与衬底（B）、沟道、源（S）、漏（D）之间隔着二氧化硅绝缘层，自然形成电容。
2. 耗尽层电容：在半导体内部，耗尽区（缺少自由载流子的区域）也像一个电容器的介质。
3.  overlap电容：栅极与源/漏区有部分重叠，形成固定的覆盖电容。

这些电容不是固定的，其大小和连接方式强烈依赖于栅极电压（V_GS），因为它决定了硅表面是积累、耗尽还是反型。

Case I: 积累区 (Accumulation)

• 偏置条件：  < 0 （栅极加负电压）
• 物理状态：栅极的负电压排斥P型衬底中的电子，同时吸引大量的带正电的空穴到栅氧层下方的表面区域。这些空穴密集地堆积起来，形成所谓的“积累层”。
• 电容构成（见下图一）：
  •  (栅-衬底电容)：这是最主要的电容。积累层的空穴形成了一个优秀的导体下极板，与栅极（上极板）之间的电容完全由栅氧层决定，其单位面积电容达到最大值 。

其中：

：栅氧层（二氧化硅SiO₂）的介电常数

：栅氧层的厚度

由本式可知：电容值与介电常数成正比，与介质厚度成反比。

总电容值为:

: 绘制沟道长度。是芯片设计版图上画的栅极多晶硅的长度

:  横向扩散长度。在制造过程中，源和漏区的掺杂原子会横向扩散，稍微延伸到栅极下方，导致实际的沟道长度比绘制的要短

 有效沟道长度 。它是栅极真正覆盖在沟道区域上的长度，是计算本征栅电容的有效长度

：绘制沟道宽度。是版图上画的栅极的宽度

： 比例因子平方。在电路仿真中，为了方便，经常使用单位尺寸的模型。scale 是一个缩放因子，表示当前器件的尺寸是单位器件的多少倍。因为面积是二维的，所以电容（与面积成正比）需要乘以 scale 的平方

由本式可知：在积累区，整个沟道区域（面积 =  * ）都形成了平板电容结构。因此，总电容  就等于单位面积电容   乘以有效栅面积 (  * )，再乘以尺寸缩放因子  。

• •  和  (覆盖电容)：这是栅极与源/漏扩散区重叠部分形成的固定电容， 。它们始终存在，与偏压无关。

其中： ，  是栅-源和栅-漏覆盖电容。它们的大小通常相等。

由本式可知：由于制造过程中的横向扩散，栅极不可避免地会与源区和漏区有一小部分重叠。这个重叠区域也形成了一个平板电容器（栅极是上极板，重掺杂的源/漏区是下极板）。因此，每个覆盖电容的大小等于  乘以重叠面积 ( )。这是一个寄生电容，对电路的高速性能（如速度、延时）有重要影响

• 关键问题 - 寄生电阻：虽然 的电容值很大，但这个电容的“下极板”（积累层）是通过电阻率很高的衬底连接到电路的地电位的。下图一中标注的“Resistance to the substrate connection”就是这个巨大的寄生电阻（Rs）。这个电阻会严重恶化电容的高频性能，使其充放电速度变慢。
• 结论：在积累区，电容大但质量差，是 “坏电容” （对应下图三左侧“Bad cap area”）。

图一 MOSFET工作在累积模式下的横截面图

Case II: 耗尽区 (Depletion/Weak Inversion)

• 偏置条件：0 <  <   （栅极加正电压，但不足以形成强反型）
• 物理状态：栅极的正电压开始排斥P型衬底中的空穴，在表面下方留下一个由不可移动的带负电的受主离子组成的区域，这个区域缺乏自由载流子，称为 “耗尽层” 。此时表面没有形成导电沟道。
• 电容构成（见下图二）：
  • 此时的栅极到衬底的路径不再是简单的栅氧电容。可以将其建模为两个电容的串联：
    1. 栅氧电容 ( )
    2. 耗尽层电容 ( )
  • 随着 增大，耗尽层变宽（相当于电容器极板距离增加）， 减小，导致总电容 进一步减小。这就是图三中间那段下降曲线的原因。
  •  和 ：仍然是固定的覆盖电容。
• 结论：在耗尽区（弱反型区），总栅电容下降，其值由耗尽层宽度调制。

图二 耗尽型MOSFET的截面图

Case III: 强反型区 (Strong Inversion)

• 偏置条件： >>  （栅极加足够大的正电压）
• 物理状态：栅极的强正电场吸引了大量电子到表面，形成一个浓厚的n型反型层（沟道），将源和漏连接起来。这个电子层就像一个高导电的金属板。
• 电容构成：
  •  (栅-衬底电容)：此时，高导电的反型层屏蔽了衬底，成为了电容新的“下极板”。这个下极板通过低电阻的源/漏区连接到外部电路。因此，电容值再次达到最大值  ，并且其串联电阻极小。
  •  和 ：仍然是固定的覆盖电容。
• 结论：在强反型区，电容值大且串联电阻小，是 “好电容” （对应下图三右侧“Good cap area”）。集成电路中常用工作在强反型区的MOSFET（将源、漏、体端子短路）来制作精确的电容。

图三 栅电容随直流栅源电压的变化

总结

归一化栅电容随 变化的整体趋势：从高（积累） -> 下降（耗尽） -> 再回到高（强反型）。当你需要一个大电容时，应优先选择让MOSFET工作在强反型区，以获得最佳性能。如果必须在积累区使用（在某些特殊工艺或电路中），必须意识到巨大的寄生电阻问题，并在器件周围放置大量衬底接触（Contacts） 来尽可能降低这个电阻。