systemVerilog测试频率

狮子座硅农（Leo ICer）

于 2022-03-25 15:03:37 发布

阅读量874

点赞数

CC 4.0 BY-SA版权

分类专栏： systemVerilog语法文章标签： systemverilog验证

本文链接：https://blog.csdn.net/qianniuwei321/article/details/123736116

systemVerilog语法专栏收录该内容

30 篇文章

订阅专栏

本文介绍了一种使用Verilog实现的实时频率测量方法。通过在posedge触发下记录时间戳并计算周期，最终得出频率值。该方法适用于需要精确频率测量的应用场景。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

initial begin
    real stime, duration;
    forever begin
    @(posedge clk_nic0)
    stime = $realtime;
    @（posedge clk_nic0）
    duration = $realtime - stime;
    clk_nic_freq+ 1000.0/duration;    
end
end