1615549892

方法1：可沿用上帧的末尾序号递推。

SDH（Synchronous Digital Hierarchy，同步数字体系），根据ITU-T G.707 的建议定义，是为不同速率的数字信号的传输提供相应等级的信息结构，包括复用方法和映射方法，以及相关的同步方法组成的一个技术体制。

易错点：增大图中Vcc，不会增大Vce，反而会减小Vce，因为电流变大，Rc电阻分压变大，直到Vce=Vces饱和管压降，进入饱和状态。β，be＞0.7正偏，ce＞0.7反偏，电势：c＞b＞e。β,两个都正偏,电势：b＞c＞e,ce之间是饱和管压降。NPN三极管是电流控制器件。截止区：Ice≈0，发射结be＜0.7反偏。放大区: Ice=Ib。饱和区：Ice＜Ib。

iic接口 解挂死

spi接口

当前遇到LUT资源利用过度问题，看一下CLB组成，再去优化资源。

PLL

iserdes

verilog查找首个1

下面是HDLC的CRC32计算实例。以太网FCS的类似。编码中用到的知识点： （主要是非整数拍的处理）—原理肯定写不清楚，但功能已经验证是OK的。

clause 46 xgmii

verilog 乘法 除法

预读FIFO

m

先写出对应的原码，然后根据原码从右往左找出第一个1，这个1不变，符号位不变，1左边的全部去反，右边的也不变。 1011取反加一 。符号位要取反吗？ 1101 1011模减绝对值。 -5 16-|5|=11...

1

sgmii

ip core inin cfg_interrupt :中断请求信号。out cfg_interrupt_rdy:中断响应，与cfg_interrupt同时为1，表示握手，中断被接收。in cfg_interrupt_assert：配置传统中断是否置位1：置位；在MSI情况下，此信号无效in cfg_interrupt_di[7:0]：配置中断数据输入(中断向量号)。如果启用了多向量中断，EP必须驱动的消息数据部分，以指示MSI向量号。cfg_interrupt_mmenable[2:

之前对自协商没有了解，在代码中判定端口up只考虑了link信号，为考虑AN信号，导致插入光转电模块点灯异常。#mermaid-svg-fyXJp3KUV6mEX8KJ .label{font-family:'trebuchet ms', verdana, arial;font-family:var(--mermaid-font-family);fill:#333;color:#333}#mermaid-svg-fyXJp3KUV6mEX8KJ .label text{fill:#333}#mermaid-

小数

跨时钟域数据比较，需要用到同步器，减少亚稳态的传递用到gray码，进一步减少亚稳态的产生gray码相等信号的比较 空：两个gray码相等 满：高两位相反，其余位相同。指针计数需要比ADDR的位宽多一位，这一点和同步FIFO的设计是一样的。module asyn_fifo( clk_w, clk_r, rst_n, r_en, w_en, data_in, data_out, full, empty );input wire clk_r, clk_w, rst_n;inpu

文章目录SYNC_FIFO.vtb思路：定义1个当前有效个数计数器，用这个计数器的值来判断空满。定义2个读写指针来记录本次写入的地址和读出的地址。SYNC_FIFO.v// SYNC_FIFO#(DATA_WIDTH = 32, DEPTH = 1024)( // .clk ( ),//input clk , // .rst_n (

https://www.cnblogs.com/fedorayang/p/8564792.html在芯片资料上极性和相位一般表示为CPOL（Clock POLarity）和CPHA(Clock PHAse), 极性和相位组合成4种工作模式。CPOL CPHAMODE0 0 0MODE1 0 1MODE2 1 0MODE3 1 1CPOL: SPI空闲时的时钟信号电平(1:高电平, 0:低电平)CPHA: SPI在时钟第几个边沿采样(1:第二个边沿开始, 0:第一个边沿开始)......

EN ==1时判断读写，下图是写操作的时序，读操作类似。

UG470 Master-Serial configuration mode Slave-Serial configuration mode Master SelectMAP (parallel) configuration mode (x8 and x16) Slave SelectMAP (parallel) configuration mode (x8, x16, and x32) JTAG/boundary-scan configuration mode Mas...

MRd

vivado 仿真的基本概念xvlog/xvhdl:解析verilog/vhdl源文件，&将解析之后的文件存在硬盘HDL libxelab:整理层次顺序&转化为可执行代码&链接link可执行代码快照到仿真kernelxsim:执行仿真GUI/TCL/batchUG937...

编译小技巧编译do文件加入下面这参数相当于`define SIM_OPEN_NO_EXIST 1+define+SIM_OPEN_NO_EXIST`ifdef使用格式和优先级下面测试次语句的执行顺序。结论：代码执行有优先级，只要前面有满足条件的判断，后面的判断不执行（即使后面的条件也满足）。 `ifdef SIM_OPEN sum = `A +8'd2; `elsif SIM_CASE1 ..

锚定效应是什么？锚定（anchoring）是指人们倾向于把对将来的估计和已采用过的估计联系起来，同时易受他人建议的影响。当人们对某件事的好坏做估测的时候，其实并不存在绝对意义上的好与坏，一切都是相对的，关键看你如何定位基点。基点定位就像一只锚一样，它定了，评价体系也就定了，好坏也就评定出来了。例子例子1：80块钱一小时的上网费的存在，就是为了作为价格锚点来凸显105元一整天的价格实在是太便...

点对点协议（Point to Point Protocol，PPP）PPP采用7EH作为一帧的开始和结束标志（F）；地址域（A）和控制域（C）取固定值（A=FFH，C=03H） ；协议域（两个字节） 取0021H表示IP分组， 取8021H表示网络控制数据， 取C021H表示链路控制数据；帧校验域（FCS）也为两个字节，它用于对信息域的校验。若信息域中出现7EH，则转换为（7DH，5EH）两个字符。当信息域出现7DH时，...

# 配置基础环境git initgit config --global user.name "gaop22130"git config --global user.email "[email protected]"# 产生SSH KEYssh-keygen -t rsa -C "[email protected]"# 关联远端remote 库git remote add origin https://github.com/15895885352/gittest.git# 提交到暂存区.

调试工具（9种），只介绍常用5种signal probe将内部信号快速布线到I/O 管脚 ，同时又不影响设计，从而使设计验证更加有效。当开始于一个完整布线设计时，您可以选择用于调试信号，并将它们布线到之前保留或者当前未使用的I/O 管脚。1. 执行完整的编译。2. 保留Signal Probe 管脚。3. 分配Signal Probe 源。4. 在流水线路径与Signal Probe 管脚之间添加寄存器。5. 执行Signal Probe 编译。6. 分析Signal Probe

#https://blog.csdn.net/stu_ding/article/details/49274675set jd_path [lindex [get_service_paths master ] 0]open_service master $jd_pathmaster_read_32 $jd_path 0x0000 4#读0x0000地址的4DWmaster_write_32 $jd_path 0x0000 0x12master_write_32 $jd_path 0x0004 0.

ScintillaTk114.dll

REFOUT ：true或false，运算完成之后，得到的CRC值是否进行翻转，如计算得到的CRC值：0x97 = 1001 0111，如果REFOUT为true，进行翻转之后为11101001 = 0xE9。REFIN ：true或false，在进行计算之前，原始数据是否bit顺序翻转，如原始数据：0x34 = 0011 0100，如果REFIN为true，进行翻转之后为0010 1100 = 0x2c。CRC参数 ：POLY，INIT，REFIN，REFOUT，XOROUT。

11

目录1.功能表述2.仿真波形3.功能代码4.test beach1.功能表述找最末端bit=1的下标，难点：输出是连续的，不能中间不能隔拍。 input [NUM-1:0] req,//15'b010_1000_1010_1100 //各个总线的请求 input req_valid,//脉冲//标志输入有效 output [NUM_LOG-1:0] sel,//依次输出为1下标，...

目录Exams/ece241 2014 q3 Exams/ece241 2014 q3 module top_module ( input c, input d, output [3:0] mux_in); // After knowing how to split the truth table into four columns, // the rest of this question involves implementing logic functions.