嵌入式学习——ARM学习（1）

1、存储器

高速缓存（Cache）通常分为三级：L1、L2 和 L3。它们的主要功能和特点如下：

这三级缓存的设计旨在通过层次化存储来优化数据访问速度和处理器性能。

1、L1 缓存：

• 位置：直接集成在处理器核心内。

• 大小：通常较小（一般为 16KB 到 128KB）。

• 速度：速度最快，延迟最低。

• 功能：存储最常用的数据和指令，以提高处理器的访问速度。

2、L2 缓存：

• 位置：通常也在处理器内，但可能与核心共享。

• 大小：比 L1 大（一般为 256KB 到 2MB）。

• 速度：速度较 L1 慢，但仍然比主内存快。

• 功能：存储不常用但仍然频繁访问的数据和指令，作为 L1 的补充

3、L3 缓存：

• 位置：通常是多个核心共享的缓存，位于处理器芯片上。

• 大小：更大（一般为 2MB 到 64MB 或更多）。

• 速度：速度比 L2 慢，但仍然比主内存快。

• 功能：存储较少访问的数据，减少对主内存的访问，提高多核处理器的效率。

 2、指令

2.1机器指令

        机器指令又称机器码，在运算器内部存在各种运算电路，当处理器从内存中获取一条机器指令，就可以按照指令让运算器内部的指定的运算电路进行运算

2.2汇编指令

由于机器指令对人类不友好，每一条汇编指令都可以理解为一条机器指令的标识，当我们编写一条汇编指令时，相当于对应一条机器指令，就可以让运算器进行对应的运算

2.3指令集

指令集就是指令的集合。当设计一个处理器内核是，需要提前设计好内核中需要的运算器的运算电路的种类和数量，每一个运算电路都对应一条指令，所以设计内核之前先将每一条运算电路对应的指令设计出来，组成一个指令集，用于作为内核设计的框架。

2.4一条指令的执行过程分析

1）取指阶段：控制器将要执行的资料地址发送给内存，内存将指令返回给控制器

2）译码阶段：对取到的指令进行译码操作，分析当前指令的意义，通知运算器进行对应的运算 

3）执行阶段：指令译码完成后，运算器进行对应的运算操作，将运算的结果进行保存

3、精简指令集和复杂指令集

3.1复杂指令集

CISC：（Complex Instruction Set Computer）侧重于硬件执行指令的功能性，CISC指令集处理器的硬件结构复杂，但是功能强大。

CISC指令复杂，指令长度、周期都不固定，在处理能力上有优势，一般相对应的，功能、体积成本也会更高

指令长度：一条指令占用的存储空间大小

指令的周期：执行一条指令的时间

3.2精简指令集