存真墟—存储器脉的修真玄机
关注
分享
扫一扫
文章平均质量分 97
在这方由数据构筑的修真寰宇中，「存储」乃万物运转之根基——
RAM如修士神念，瞬息生灭；DDR似潮汐沧海，吞吐天地；
NVMe若破碎虚空，遁穿三界；Flash则刻录轮回，藏纳生死……
不会武功的火柴
持之以恒，努力修炼
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
使用verilog代码实现RAM—真双口RAM
本文以随机存取存储器（RAM）为核心，系统讲解其在FPGA开发中的设计方法与实践技巧。文章主要通过对Vivado Block Memory Generator IP的仿真对比，用verilog 实现真双端口RAM，包含时钟异步时的处理。以下有部分内容摘自Xilinx官方手册，如有理解差异，请参考原手册。原创 2025-05-08 15:58:52 · 1081 阅读 · 0 评论 -
使用verilog代码实现RAM—简单双端口RAM
本文以随机存取存储器（RAM）为核心，系统讲解其在FPGA开发中的设计方法与实践技巧。文章主要通过对Vivado Block Memory Generator IP的仿真对比，用verilog 实现伪双端口RAM，包含时钟异步时的处理。以下有部分内容摘自Xilinx官方手册，如有理解差异，请参考原手册。原创 2025-05-08 11:18:32 · 1292 阅读 · 0 评论 -
使用verilog代码实现RAM—单端口RAM
本文以随机存取存储器（RAM）为核心，系统讲解其在FPGA开发中的设计方法与实践技巧。文章主要从Vivado Block Memory Generator的高效IP核设计流程与Verilog手动实现RAM的代码架构两个方面，通过理论解析、工具操作与仿真验证相结合，为读者提供从概念到落地的完整RAM开发指南。以下有部分内容摘自Xilinx官方手册，如有理解差异，请参考原手册。原创 2025-04-29 19:04:38 · 1068 阅读 · 0 评论