如何FPGA选型

本文介绍了多通道并行项目背景下FPGA选型的关键因素,包括资源需求如LUT、PIN、内存和PLL。在具体讨论中,分析了C10系列FPGA的命名规则和实际项目中的资源利用率,例如LUT41%,PIN95%,DSP1%,并提出了根据项目需求预估资源的方法,如PLL和全局时钟网络、乘法器资源、内存资源和IO端口的需求分析。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

1. 项目背景

  • 多通道并行,有IO、资源量有要求
  • 多时钟域,对全局时钟网络、PLL数量有要求
  • 涉及高精度时间测量(ps量级),对信号源使用的LVDS接口数量有要求

2. FPGA选型考虑因素

<
参数 原则
IO、LVDS个数 越多越好,一个板子上可以实现更多通道,考虑余量
功耗 越低越好,C10有标压(1.2V)和低压(1.0V)两种,我们选低压
速度 FPGA速度等级,影响到memory、clock tree的最大运行频率,STA时使用的延时信息也不同。Cyclone 10的I8太慢(362MHz),I7还可以(472MHz)
尺寸 越小越好(FBGA,Fine-Pitch Ball Grid Array 较好),和资源量也有关系
资源量 越多越好,资源使用量大于70%时序不易满足
底层结构 LE/ALM在TDC延迟链的延时特性差别不大,但是延时温度特性差别很大,LE很差
全局时钟 是否满足多时钟域的设计,是否有频率刁钻的时钟必须独占一个PLL
成本 越低越好
能否购买 能否买到评估板,正品供货量、周期
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Arist9612

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值