CSI2 介绍（五）：Physical Layer

最新推荐文章于 2025-08-01 11:21:01 发布

giggity_giggity

最新推荐文章于 2025-08-01 11:21:01 发布

阅读量849

点赞数 11

CC 4.0 BY-SA版权

文章标签：物联网嵌入式硬件相机自动驾驶

本文链接：https://blog.csdn.net/qq_45162524/article/details/148410026

1. 概述

1.1 核心作用：

传输介质：定义电气特性和信号同步方式，保证数据在发送端与接收端间的可靠传输。
两种物理层选项：
- D-PHY：基于分离的时钟通道（Clock Lane）和数据通道（Data Lanes），支持高带宽和低功耗模式。
- C-PHY：无需独立时钟通道，通过数据通道嵌入时钟信息，利用三相编码提升传输效率。

1.2 兼容性要求：

链路两端必须匹配：发送端与接收端需使用同类型物理层（D-PHY或C-PHY），不可混用。
设备实现要求：设备至少支持D-PHY 或 C-PHY 中的一种物理层，可同时实现两者，但同一链路中只能使用一种。

2. D-PHY物理层详解

2.1 基本结构：

通道组成：
- 1个单向时钟通道（Clock Lane）：传输连续或非连续时钟信号。
- 多个单向数据通道（Data Lanes）：并行传输数据。
时钟行为模式：
- 连续时钟（Continuous Clock）：
  - 时钟通道在数据包传输间保持高速（HS）模式，持续提供时钟信号。
  - 优势：接收端无需频繁同步时钟，降低延迟。
- 非连续时钟（Non-Continuous Clock）：
  - 数据包传输间隙，时钟通道进入低功耗状态（LP-11），节省功耗。
  - 适用场景：低带宽或对功耗敏感的应用。
    2.2 功能模块要求：
发送端（Transmitter）：
- 数据通道模块：支持HS-TX（高速发送）、LP-TX（低功耗发送）、CIL-MFEN（主模式时钟输入）。
- 时钟通道模块：支持HS-TX、LP-TX、CIL-MCNN（主模式时钟控制）。
接收端（Receiver）：
- 数据通道模块：支持HS-RX（高速接收）、LP-RX（低功耗接收）、CIL-SFEN（从模式时钟输入）。
- 时钟通道模块：支持HS-RX、LP-RX、CIL-SCNN（从模式时钟控制）。
  2.3 关键机制：
Deskew校准：
- 目的：消除多数据通道间的传输延迟差异（Skew），确保数据对齐。
- 校准流程：
  1. 发送端发送特定的Deskew校准序列（预定义数据模式）。
  2. 接收端检测该序列，动态调整各通道的延迟补偿。
- 触发条件：
  - 初始校准：发送端设置目标频率后触发。
  - 频率变化后需重新校准。
  - 周期性校准（建议在垂直消隐或帧消隐期间进行，避免影响有效数据传输）。
- 特殊情况：低频率传输或设备不支持校准时，接收端可绕过Deskew机制。
前向逃逸（Ultra-Low Power State，ULPS）：
- 所有D-PHY数据通道必须支持此低功耗模式，通过特定信号序列进入/退出。

3. C-PHY物理层详解

3.1 基本结构：

通道组成：仅需多个单向数据通道（无独立时钟通道），通过三相信号编码嵌入时钟信息。
同步机制：发送端在数据负载中插入同步字，接收端检测以实现通道同步和数据对齐。

3.2 功能模块要求：

发送端（Transmitter）：
- 支持HS-TX、LP-TX、CIL-MFEN（主模式功能）。
- 必须支持同步字插入（Sync Word Insertion）。
接收端（Receiver）：
- 支持HS-RX、LP-RX、CIL-SFEN（从模式功能）。
- 必须支持同步字检测（Sync Word Detection）。