玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计

ove学习使我快乐

于 2020-01-19 11:38:16 发布

阅读量2.2k

点赞数 2

CC 4.0 BY-SA版权

文章标签： fpga

本文链接：https://blog.csdn.net/qq_45922361/article/details/104038406

本文介绍了如何基于Zynq设计一个AXI GP从机接口，实现PS端对FPGA逻辑的读写访问。通过配置ZYNQ7 Processing System，启用AXI GP0主机功能，分配地址并连接时钟。然后，设计AXI GP从机逻辑，包括axi_gp_ctrl.v和axi_gp_data.v模块，简化AXI GP总线协议的复杂性。最后，通过SDK进行嵌入式软件开发，并进行板级调试验证读写操作。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

特权同学玩转Zynq连载34——[ex54] 基于Zynq的AXI GP总线的从机接口设计

在这里插入图片描述
1 概述
Zynq将ARM和FPGA整合到了一个芯片上，它的过人之处不仅是功耗、面积、成本的优化，更多的是将二者之间原本极为受限的数据交互方式转移到芯片内部完成，4条AXI GP通道（2个从机、2个主机）和4条AXI HP通道（均为从机）能够大大提升系统数据交互带宽，使得软硬协同设计变得更为灵活。AXI HP总线是专为大吞吐量数据传输设定的，AXI GP则更多的是为了方便ARM侧对PL（FPGA逻辑）进行常规的数据寄存器读写控制或状态监控。在实际项目中，AXI GP常常不可或缺，本实例我们就要设计一个PL端的AXI GP从机，实现PS端可读写访问的AXI GP寄存器外设。
在这里插入图片描述
2 AXI总线协议介绍
参考文档《玩转Zynq-基础篇：AXI总线协议介绍.pdf》。

3 AXI GP外设配置
在zstar_ex53实例的基础上，需要对ZYNQ7 Processing System（PS）配置页面做更改。选择Page Navigator的PS-PL Configuration项。然后如图所示，展开AXI Non Secure Enablement --> GP Master AXI Interface，勾选M AXI GP0 interface，相当于开启PS系统的AXI GP0的主机功能。注意下面还有一个M AXI GP1 interface，也就是说Zynq最多可以有2个AXI GP主机外设。