ZYNQ7020编译Uboot出现JTAG连接不上

   通过JATG调试ZYNQ芯片时，发现在进行PS端应用程序debug情况下提示无法找到ARM设备；但是在Vivado环境下能连接到设备，就是说PL端可以正常使用，PS端无法使用。    从这个结果出发分析，PL端能使用证明芯片的工作电压正常(PL端与PS端电压相同)、复位模块正常、晶振正常(通过示波器观察)。通过查找相关文档发现是配置错误，MIO[2]引脚通过电阻上拉电源。   将MIO[...

JTAG扫描zynq芯片的PL和PS所需具备的基本条件是供电、时钟、复位这三部分，如果其中一个不满足，则无法扫描到芯片。当然还有一个原因就是，当zynq配置成独立模式后，JTAG就只能扫描到PL，无法扫描到PS。只有配置成级联模式（MIO[2]为低电平），JTAG才能同时扫描到PL和PS。

1、问题发现 身边的朋友使用的Zynq开发板，出现了以下两种情况： 使用SDK2017.2进行Programe Flash，使用JTAG接口，可以直接进行下载，并进行调试。 使用SDK2018.2第一次进行Progarame Flash，使用JTAG接口，会报错，只有当把BOOT MODE 5拉低后，才可以进行烧录，后续的再次烧录不会出现类似问题。但是调试的时候必须将BOOT MODE 5拉低才...

最近在测试的时候出现了这样的错误，打开vavido点击open target后一直出现在vivao 一直在Auto Connect这里一直扫描不上后来我进行了驱动检查，并且解决的思路及方法。

1JTAG 6根 线序，JTAG上排阻 是否焊上；2 FPGA 各种电源，时钟有没有，非JTAG模式程序是否加密；关键性信号 MIO5，4，3PUDC，CFGBVS等信号检查3 FPGA上电时序，几个复位信号POR，SRST的状态对不对，时序关系对不对，手册要求：PS_POR_B会不会给的太早了...

xilinx zynq7系列加载器无法连接的原因&测试xilinx Zynq7开发板的加载器和芯片是否正常的快速方法

解决 ZYNQ-XC7Z020 JTAG 连接不上 Vivado 的问题。

本文主要是用来记录ZYNQ学习中遇到的问题，以及对应的解决方法。内容基本是来源于博客。

目录硬件 五一在家，不能出门，调试了 Xilinx 的 Zynq UltraScale+ MPSoCs 系列的芯片，黑金的板子。这几天整理记录下， 硬件 主控芯片： xczu2cg-sfvc784-1-e

现象描述 画了一块STM32F4的板子，回来后自己手工焊的。上电后连不上SWJ，提示 STM32 (connect): Can not attach to CPU. Trying connect under reset. 换成JTAG连接，提示 Could not measure total IR len. TDO is constant high. 问题排除 JTAG连接其他电路板正常，说明JTAG配置没有问题。 又焊了一块电路板，问题依旧，说明是芯片损坏的概率较小。 示波器抓TDO引脚的波形，一直

1、vivado上建立工程（FPGA学习3） 2、点击“Create Block Design”，创建一个 Block 设计，即图形化设计，弹出对话框名字Design name尽量简短，否则在 Windows 下编译会有问题。 3、点击“+”（Add IP），搜索IP核，我的开发板是zynq,找到IP核后双击这个IP核，在左侧的窗口进入编辑，参考xilinx的ug1085。 下面的配置是根据硬件原理图来设置。 4、在 I/O Configuration 窗口，配置BANK电压，如配置 .

文件 打开文件 open(‘根目录 用双\’,‘打开模式’) r:只读方式 w:写入文件，覆盖已有内容 x:若文件存在，文件引发异常，若文件不存在，则创建新文件 b:以二进制模式打开文件 t:以文本模式打开文件（默认） +：可读写模式，如果使用r+，可对文件进行继续不覆盖写入；如果使用w+，则会清空文件中所有内容，须重新写入 f = open('D:\\学习\\python学习\\code\\day13\\file.txt','r+') f = open('D:\\学习\\python学习\\code\\d