svip disable data_integrity_check

### AXI DMA与DDR的配置及使用 #### 配置AXI DMA控制器 在FPGA或SoC设计中，AXI Direct Memory Access (DMA) 控制器用于高效的数据传输操作。为了使AXI DMA能够访问外部存储器（如DDR），需要进行特定的硬件和软件配置。 对于硬件部分，在创建系统时已经通过SIMAXIMEM和TestHarness添加了一条AXI4总线并挂载了AXI-MEM作为slave设备[^1]。这意味着AXI DMA可以经由这条总线来发起对DDR内存的操作请求。具体来说： - **地址映射**：确保AXI DMA IP核被正确地连接到系统的互连结构上，并且其地址范围覆盖目标DDR区域。 - **数据宽度匹配**：确认AXI DMA端口和支持的最大突发长度与所使用的DDR模块兼容。 ```verilog // Verilog伪代码展示如何设置AXI_DMA实例参数 module top_level ( input wire aclk, output reg [31:0] m_axi_awaddr, // Address for write operations ... ); axi_dma #( .C_M_AXI_ADDR_WIDTH(32), // Set address width to match DDR requirements .C_M_AXI_DATA_WIDTH(64), // Data path width should align with DDR data bus size .C_INCLUDE_SG(0) // Disable scatter-gather mode if not needed ) uut ( .s_axi_lite_aclk(aclk), .m_axi_mm2s_aclk(aclk), .m_axi_s2mm_aclk(aclk), .m_axi_sg_aclk(aclk), .m_axi_mm2s_arready(m_axi_mm2s_arready), .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid), ... // Connect other signals accordingly... ); endmodule ``` #### 使用AXI DMA进行读写操作 当涉及到实际的应用场景时，可以通过编程方式控制AXI DMA执行具体的读取/写入任务至DDR空间内。这通常涉及以下几个方面的工作： - **初始化驱动程序**：加载合适的固件镜像文件并将必要的寄存器设定好初始状态以便后续调用API函数触发传输过程。 - **准备描述符列表**：如果启用了scatter/gather模式，则需构建一系列描述符节点指明源地址、目的地址以及每次传送的数据量等信息；否则可以直接指定单次传输所需的信息给相应的寄存器字段。 - **启动传输命令**：向AXI DMA发送指令开始批量处理之前定义好的事务序列直到全部完成为止。 ```c #include "xaxidma.h" XAxiDma AxiDma; /* Instance of the XAxiDma driver */ int main() { int Status; /* * Initialize the AXI-DMA device. */ Status = XAxiDma_CfgInitialize(&AxiDma, XPAR_AXIDMA_0_DEVICE_ID); /* Check whether initialization was successful */ if (Status != XST_SUCCESS){ return XST_FAILURE; } /* Configure channel direction as memory-to-memory transfer */ Status = XAxiDma_SimpleTransfer(&AxiDma, BufferPtr, TransferSizeInBytes, Direction); while(XAxiDma_Busy(&AxiDma, Direction)); return XST_SUCCESS; } ```