
芯片相关
文章平均质量分 89
search7
本身是ISP调试工程师,学了C语言后,想学习芯片设计,立志加入集成电路的大船。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
前端学习 10 :SOC设计中的验证
验证内容:验证方法的分类😀2. 静态验证(静态检查)b--- 语义检查 (linting check);c--- 跨时钟域检查(CDC)d---形式验证e---静态时序分析 STA用synopsys 的PrimeTime 进行时序分析😀1.动态验证(动态仿真)-功能验证核心组成部分工作流程示例(以CPU设计为例)原创 2025-08-18 14:51:05 · 551 阅读 · 0 评论 -
前端学习 9:芯片的一些概念
PMCPRCMMCUGMAC(千兆媒体访问控制器,网络协议)eMMC芯片PVTCPMUDFT技术UVMDUT(Device Under Test,被测器件)原创 2025-08-14 10:41:40 · 727 阅读 · 0 评论 -
前端学习 8:服务器、指令集、
服务器的基础8-core RISC-V / CPU cluster 指令集原创 2025-08-14 10:29:17 · 440 阅读 · 0 评论 -
芯片学习 8 :IP集成、cluster、lint
一些杂七杂八。原创 2025-08-11 17:31:56 · 776 阅读 · 0 评论 -
前端学习 7:EDA 工具
EDA 工具Design WareSynopsys CoreTools 套件VCSverdiDesign Compiler原创 2025-08-07 17:30:34 · 585 阅读 · 0 评论 -
前端学习6:低功耗设计
功耗的类型:动态功耗静态功耗soc 中主要的功耗低功耗设计趋势(发展方向):1. 系统层次上的低功耗设计2. 测试电路的低功耗设计3. 异步电路设计技术 ⭐4. 内存的低功耗设计⭐ 低功耗设计方法:低功耗技术:clock gating :门级优化:低功耗系统:原创 2025-07-28 15:05:01 · 983 阅读 · 0 评论 -
前端学习 5:DFT
DFT技术(1)Scan Chain(扫描链)原理扫描规则扫描测试的可测性设计流程及相关EDA 工具(2)M-BIST(存储器内建自测试),当前测试嵌入式存储器的方法:BIST 基本概念算法:工具集成:(3)Boundary Scan(边界扫描)IEEE 1149.1 标准2. 端口定义如下3. TAP 控制器4. 寄存器组5. 相关指令6. 板级测试策略DFT 技术在 SOC 中的应用模块级的 DFT技术 SOC中的DFT应用原创 2025-07-23 17:24:16 · 616 阅读 · 0 评论 -
前端学习 4:一些术语集合
1、FIFO在CPU内部硬化2、PLL静态的含义3、总线与模块的时钟 1:1 sync4、SoC复位的类型原创 2025-07-22 15:34:25 · 564 阅读 · 0 评论 -
前端学习3:PCIe 概念、存储器
1. PCIe总体框图2. Root Complex(RC)3. PCIe总线(Bus)4. PCIe Device5. Port / Bridge6. SwitchDUT(Device Under Test,被测器件)UVMMemory Compiler(内存编译器)PMU原创 2025-07-09 11:05:07 · 1073 阅读 · 0 评论 -
前端学习 2: 外设
GPIO I2C UART QSPI 接口 QSPI 的特点: SDIO 高速:USB规格举例原创 2025-07-08 14:43:19 · 828 阅读 · 0 评论 -
前端设计:CRG ,clock 系列
CRG概述, 主要是初步了解 时钟源、锁相环PLL、时钟分频、时钟门控clock gating , clk mux., (时序)原创 2025-07-07 15:47:35 · 929 阅读 · 0 评论 -
NOC 片上网络
NOC 拓扑结构、路由、流量控制、路由器微架构转载 2025-07-07 14:03:58 · 74 阅读 · 0 评论 -
Verilog 语法介绍 4
iverilog 编译参数:iverilog进行多文件编译,gtkwave wave.vcd,.tcl,verilog 如何debug,latch 和 Flip-flop,同步信号、异步信号,mux原创 2025-07-04 15:31:09 · 857 阅读 · 0 评论 -
Verilog 语法介绍 1-1结构
层级结构,module 对电路建模的最小单元两种语句块:begin ..... end半加器 例子:assign 连续赋值语句gate level 门级电路initial blocks: always blocks:D触发器,等待clk , wait 用于仿真,不能用于综合。timing 时序,if 语句case 语句 , for 循环原创 2025-07-03 14:18:00 · 1094 阅读 · 0 评论 -
Verilog 语法介绍 5:VScode 跑 Verilog 的环境
EDA 工具,assign, 仿真有三种形式:1、verilog 源文件(RTL coding)是 .v 文件。2、仿真要有testbench, 也是.v 文件, 简称_tb.v3、先compile , 再simulate,Design Compiler ,lab2:vector, 扩展 , VCS 安装,lab3:,counter.v,truncate, # ,@原创 2025-07-01 13:53:47 · 787 阅读 · 0 评论 -
Verilog 语法介绍 3
Testbench主要用于验证DUT(被测设计),包含端口声明(输入为reg,输出为wire)、模块例化(推荐命名端口连接方式)、激励生成(initial/always块)和响应监控($monitor等系统任务)四个关键步骤。原创 2025-06-26 18:05:02 · 706 阅读 · 0 评论 -
Verilog 语法介绍 2
系统任务:format 格式打印:编译选项timescale 仿真时间单位 ,仿真精度、parameter 参数化设计 flip-flops 触发器FSMs 有限状态机,作为控制方法。计数器 Q<= Q+1; 阻塞和非阻塞赋值原创 2025-06-26 11:27:23 · 719 阅读 · 0 评论 -
Verilog 语法介绍 1
主要是Verilog 语法介绍 : Reg,是个变量类型,vector,矢量。网线类型,integer & real 整数和实数,time 用于模拟时间测量的特殊数据类型arrays 数组string 字符串逻辑操作符按位操作符:原创 2025-06-25 12:01:35 · 1020 阅读 · 0 评论 -
中断控制器 INTC
中断控制器,中断的产生。原创 2025-06-24 09:34:28 · 194 阅读 · 0 评论 -
总线 AHB APB AXI
系统总线介绍,简单知道下 AHB APB 是干啥的,和AHB的基本工作流程原创 2025-06-23 16:36:01 · 358 阅读 · 0 评论 -
学习记录--嵌入式
SOC 片上系统,MCU 嵌入式微控制器,SOC的存储,RTOS,中断管理,嵌入式软件,在线调试/在线仿真,原创 2025-06-18 09:46:25 · 827 阅读 · 0 评论 -
芯片-IP初步了解
芯片中的IP 介绍原创 2025-05-29 10:44:21 · 1071 阅读 · 0 评论 -
关于SoC设计概论
关于SoC设计的知识学习,soc设计的分工、soc设计的发展原创 2023-03-21 11:46:01 · 1247 阅读 · 0 评论 -
前端学习1:SoC设计流程 & 项目进度管理
软、硬件协同设计:过程:基于标准单元的SoC设计流程:前端设计,结构层次划分原创 2023-03-22 17:42:22 · 1818 阅读 · 0 评论 -
芯片设计 初学框架(1)
简单介绍芯片设计的内容,为初学者入门转载 2022-09-14 11:43:55 · 402 阅读 · 0 评论