sinat_25428663的博客

单击run，综合开始进行，在如下窗口下可以查看综合过程的进度。单击如下图标打开Synplify Pro工具。当显示Complete时，表示过程执行完成。通过底部标签进行文件，工程，原理图的切换。

信息显示，PUR_INST和GSR_INST两个模块无法解析。重新编译综合后，再次启动仿真，仿真启动成功。

可以看到BP4-BP0的值已经被成功设置为5’b00000, 说明所有的flash block的写保护都被解除了。解除写保护的方法就是重写状态寄存器，将BP4-BP0的值写为5’b00000。flash芯片有对应的状态寄存器（status register）来说明当前该芯片的一些设置和状态。本次分享介绍解除flash芯片的写保护。这里需要注意的是，在写状态寄存器指令（WRSR）执行之前，需要执行写使能（WREN）指令。至此，解除板子上flash芯片写保护的内容介绍完毕。解除板子上flash芯片的写保护。

市面上Xilinx，Intel（Altera）FPGA的开发板是比较常见的，包括国产FPGA（紫光同创，安路科技等）开发板也是可以找到的，但是Lattice FPGA的开发板是比较少见的，官方的开发板价格贵，且比较难买到，对应的教程和资料也比较少，有的开发板只支持USB的方式烧录比特流文件，不能通过JTAG进行在线debug，但是在实际的开发中，在线debug是一个必要的过程。笔者花了一些时间找到了一个带有基本的外设的开发板，经过一些修改，可以通过JTAG进行在线debug，供有需要的人参考。

SPI_Master模块是SPI驱动模块，USRMCLK为Lattice提供的宏，用于解决SPI专用端口的时钟SCK信号的问题。可以看到，得到的8’hC8, 8’h40,8’h15的值与手册中的给出的Manufacturer ID, Memory Type, Capacity信息一致，说明通过专用SPI接口读取flash芯片内部的信息是成功的。这里的spi_sck为SPI_Master产生的SPI时钟信号，spi_clk_en为使能信号，低有效，且该信号不能设置为定值，需要由时序逻辑驱动。

其他模式参考文档即可。

新建两个工程，两个工程的功能不同，例如如点亮不同的led灯，或者点亮同一个led灯，但是闪烁频率不同等。通过Deployment Tool生成dual boot的.mcs文件，固化到与FPGA连接的外部flash。dual boot中有两个启动文件，分别为primary boot和golden boot两个文件，在线升级过程中会将最新的升级文件替换primary boot文件，如果因为异常情况导致升级失败，在重新上电或者重新载入配置文件时，会启动golden boot文件，避免了设备无法启动的问题。

在Lattice FPGA High Speed IO 使用（一）中介绍了该IP核的创建与仿真，现在介绍该IP核在HDMI显示中的应用。由于野火的板子是Intel FPGA, 需要更改的是ddr io的IP核和PLL IP核。介绍Lattice FPGA High Speed IO IP核在HDMI显示中的应用。至此，high speed io IP核在HDMI显示中的应用介绍完毕。使用PCtoLCD2002来创建要显示的内容的字模。该工程的大部分代码来自野火开发板的资料。

至此，high speed io tx的align和center类型的ip的简单创建和仿真介绍完毕，后续会介绍rx类型ip的创建，仿真和使用。可以看到clkout边沿与dout边沿是对齐的，dout先发送的是tx_data的低8位。可以看到，clkout在dout的中间位置，且dout上先发送tx_data的低8位数据。下面给配置好的ip核写一个顶层文件，在顶层文件中例化该ip核。配置ip核时，这里选择Centered，其他的步骤同上。这里需要说明的是，需要加上以下语句，防止仿真时报错。