set_input_delay的理解

### 关于SDC `set_input_delay` 过滤器的使用 在Synopsys设计约束（SDC）文件中，`set_input_delay` 是一种用于定义输入端口相对于某个时钟边沿的时间延迟的关键命令。此命令通常用来模拟数据到达芯片输入引脚所需的实际时间，并帮助静态时序分析工具评估设计是否满足时序要求。 #### 使用过滤器的目的 通过使用过滤器选项，可以更精确地指定哪些信号或路径受到特定时序约束的影响。这有助于避免不必要的全局应用约束，从而提高时序收敛的可能性并减少误报[^4]。 以下是关于如何在 `set_input_delay` 中有效使用过滤器的一些示例和说明： --- ### 示例 1: 应用到具体端口上的延迟 如果只想对某些特定端口施加输入延迟，则可以通过 `-pin` 参数来实现这一点。 ```tcl set_input_delay -clock clk_name 5 [get_ports specific_port] ``` 上述语句表示将一个固定值为5单位时间的输入延迟应用于名为 `specific_port` 的端口上，该延迟基于时钟 `clk_name` 计算得出。 --- ### 示例 2: 利用通配符匹配多个端口 当存在一组具有相似命名模式的端口时，可利用TCL中的正则表达式功能简化操作过程。 ```tcl set_input_delay -clock clk_name 7 [get_ports "*_data_in"] ``` 这里，“*”作为通配字符代表任意长度字符串；因此这条指令会对所有名称结尾带有 `_data_in` 的端口设置相同的输入延时参数。 --- ### 示例 3: 结合例外情况排除部分端口 有时候需要给大部分端口设定统一的标准，但又希望个别特殊情况能够独立处理。这时就可以先普遍适用再单独移除不需要的部分。 ```tcl # 首先为所有input ports设定了默认delay value of 8 units. set_input_delay -clock clk_name 8 [all_inputs] # 接着针对special_case_port取消之前所赋予的那个general rule effect. remove_from_collection [all_inputs] [get_ports special_case_port] set_input_delay -clock clk_name 10 [get_ports special_case_port] ``` 以上代码片段展示了如何先整体配置后再局部调整的技术手段。 --- ### 示例 4: 多条件组合筛选复杂场景下的目标对象集合 对于更加复杂的项目需求来说，可能涉及到多层逻辑关系才能最终确定下来真正关心的数据流走向或者控制信号交互方式等等细节方面的东西。那么此时就需要借助更为强大的查询机制来进行精准定位了。 ```tcl set filtered_list [filter [all_registers -data_pins] "is_hierarchical==false && load>1"] foreach reg_pin $filtered_list { set_input_delay -clock clk_name 9 ${reg_pin} } ``` 在这个例子当中我们首先获取到了所有的寄存器输出节点列表(`-data_pins`)之后进一步限定了只保留那些非层次化结构并且扇出数量大于一的目标元素形成新的子集变量`filtered_list`,最后遍历这个新创建出来的数组逐一执行相应的`set_input_delay`动作完成定制化的约束部署工作流程. --- ### 注意事项 - 如果虚拟时钟被分配了一个 `create_clock` 命令，则它必须在其他地方由 `set_input_delay` 或者 `set_output_delay` 引用[^2]。 - 对于非50%占空比的支持，在实际分析过程中表现得与50%相同，因为下降沿不会影响结果计算。 ---