- 博客(5)
- 收藏
- 关注
RSS订阅原创 Camera GMSL - Nvidia GMSL Camera Driver解析
摘要：该文档描述了GMSL相机系统的硬件链路配置方案，包含三个核心部分：1) 设备树(DTS)配置，定义传感器与GMSL链路的连接属性（CSI端口、虚拟通道ID、数据流类型等）；2) 驱动架构，由传感器驱动(nv_imx390.c)、串行器(max9295.c)和解串器(max9296.c)三级驱动组成，通过设备树和共享数据结构协同工作；3) I2C代理地址机制，使用物理地址和逻辑代理地址解决多设备I2C冲突，其中传感器和串行器采用代理地址，解串器使用物理地址。系统通过虚拟通道ID实现多路传感器数据的区分与
2025-06-25 11:15:39
630
1
原创 Camera Driver - 全网最详细Nvidia Camera Kernel Driver V2.0详解
→ tegracam_device_register() //注册tegracam设备，解析dts，获取power 属性，解析port属性，解析use_sensor_mode_id，解析i2c属性，注册debugfs，获取sensor_mode，signal_props，image_props，获取sensor尺寸格式，mclk，把tc_dev添加到已注册设备链表。→ imx185_board_setup //() 初始化外设资源，设置mclk，上下电sensor，读取chip id。
2025-06-19 19:27:09
560
原创 Camera Driver - DTS - 全网最详细Nvidia Camera DTS参数解析
本文摘要介绍了相机模块设备树属性的配置规范。主要内容包括：1) badge_info命名规则，需包含板ID、位置和部件号；2) 相机位置与方向索引设置；3) 关键参数配置，如时钟频率、GPIO引脚、电源管理等；4) 传感器模式设置，包括像素格式、时序参数等；5) 端口连接定义方法。文章详细说明了各属性的作用及配置要求，为相机模块的硬件集成提供技术参考。
2025-06-17 18:44:55
688
原创 SerDes - GMSL链路中的几个时钟概念
MIPI图像传输链路中的时钟机制分析：传感器端使用pix_clk（74.25MHz典型值）驱动数据输出，经串行器转换为3Gb/s或6Gb/s的GMSL串行信号；解串器端重建csi_clk（400-1500Mbps/lane）输出至SoC。两个关键点：1）pix_clk决定原始图像时序但会被串行链路带宽约束取代；2）解串器独立生成csi_clk，与前端时钟仅需满足吞吐量要求而非频率匹配。该架构通过分段时钟域实现了传感器与处理器的解耦设计。（149字）
2025-06-17 11:34:40
214
原创 Camera Driver - DTS - 全网最详细Sensor参数解析
📌 图像传感器时钟与时序摘要 MCLK (主时钟)：由SoC提供，驱动传感器内部时序单元（如PLL、ADC），频率通常为6-48MHz。 PCLK (像素时钟)：由传感器生成，每个周期输出一个像素数据，频率取决于分辨率与帧率。 H_Blank (水平消隐)：行有效像素后的空白时间，单位为像素周期，确保行传输稳定。 V_Blank (垂直消隐)：帧有效行后的空白时间，单位为行数，用于帧同步与曝光调整。 ⚙️ 关系：MCLK驱动传感器生成PCLK，H/V Blank维持传输完整性，影响帧率与同步。
2025-06-12 12:01:49
647
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人