计算机组成原理历年考研试卷,计算机组成原理考研真题与解析.doc

这篇博客涵盖了计算机系统的基础知识,包括冯·诺依曼计算机结构、数据与指令的区分、C语言变量的存储表示、浮点数运算、Cache管理和中断事件。讨论了CPU如何识别指令和数据,以及在不同计算场景下的数值处理。此外,还涉及了存储器的组织,如ROM和RAM的使用,以及浮点数加法的计算步骤。同时,文章指出了一些RISC和CISC的区别,如执行速度和指令集的复杂性。最后,介绍了计算机性能指标、总线带宽的计算以及Cache的命中率。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

文档介绍:

2009年真题1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元2.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x,y和z,其中x和z为int型,y为short型。当x=127,y=-9时,执行赋值语句z=x+y后,x,y和z的值分别是=0000007FH,y=FFF9H,z=00000076H=0000007FH,y=FFF9H,z=FFFF0076H=0000007FH,y=FFF7H,z=FFFF0076H=0000007FH,y=FFF7H,z=00000076H3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示,且位数分别为5和7位(均含2位符号位)。若有两个数x=27*29/32,y=25*5/8,则用浮点加法计算x+y的最终结果是A.0010B.0010C.0D.发生溢出4.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节,按字节编址。主存129号单元所在主存块应装入到的Cache组号是A.0B.1C.4D.65.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是A.1,15B.2,15D.2,301C.,306.某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后目标地址是A.2006HB.2007HC.2008HD.2009H7.下列关于RISC的叙述中,错误的是普遍采用微程序控制器A.RISC.B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少8.某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别是90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是A.90nsB.80nsC.70nsD.60ns9.相对于微程序控制器,硬布线控制器的特点是A.指令执行速度慢,指令功能的修改和扩展容易B.指令执行速度慢,指令功能的修改和扩展难C.指令执行速度快,指令功能的修改和扩展容易D.指令执行速度快,指令功能的修改和扩展难10.假设某系统总线在一个总线周期中并行传输4字节信息,一个总线周期占用2个时钟周期,总线时钟频率为10MHz,则总线带宽是A.10MB/sB.20MB/sC.40MB/sD.80MB/s11.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,则Cache的命中率是A.5%B.%C.50%D.95%12.下列选项中,能引起外部中断的事件是A.键盘输入B.除数为0C.浮点运算下溢D.访存缺页2010年真题1.下列选项中,能缩短程序执行时间的措施是:Ⅰ.提高CPU时钟频率Ⅱ.优化数据通路结构Ⅲ.对程序进行编译优化A.仅Ⅰ和ⅡB.仅Ⅰ和ⅢC.仅Ⅱ和ⅢD.Ⅰ、Ⅱ和Ⅲ2.假定有4个整数用8位补码分别表示为r1=FEH,r2=F2H,r3=90H,r4=F8H。若将运算结构存放在一个8位寄存器中,则下列运算中会发生溢出的是×r2B.r2×r3C.r1×r4D.r2×r43.假定变量i、f和d的数据类型分别为int、float和double(int用补码表示,float和double分别用IEEE754单精度和双精度浮点数格式表示),已知i=785,f=,d=。若在32位机器中执行下列关系表达式,则结果为“真”的是Ⅰ.i==(int)(float)IⅡ.f==(float)(int)fⅢ.f==(float)(double)fⅣ.(d+f)-d==fA.仅Ⅰ和ⅡB.仅Ⅰ和ⅢC.仅Ⅱ和ⅢD.仅Ⅲ和Ⅳ4.假定用若干个2K×4位的芯片组成一个8K×8位的存储器,则地址0B1FH所在芯片的最小地址是5.下列有关RAM和ROM的叙述中,正确的是Ⅰ.RAM是易失性存储器,ROM是非易失性存储器Ⅱ.RAM和ROM都采用随机存取方式进行信息访问Ⅲ.RAM和ROM都可用作CacheⅣ.RAM和ROM都需要进行刷新A.仅Ⅰ和ⅡB.仅Ⅱ和ⅢⅢ和ⅣⅣC.仅Ⅰ、Ⅱ和D.仅Ⅱ、6.下列命中组合情况中,一次访存过程中不可能发生的是未命中,C

内容来自淘豆网www.taodocs.com转载请标明出处.

1.定点8位字长的字,采用2的补码形式表示时,一个字所表示的整数范围是___。 A.–128—+127 B.-127—+127 C.-129—+128 D.-128—+128 2.运算器虽有许多部件组成,但核心部分是___。 A.数据总线 B.算术逻辑单元 C.多路开关 D.通用寄存器 3.某计算机字长32位,其存储容量是1MB,若按字编址,它的寻址范围是___。 A.0—1M B.0—512KB C.0—256K D.0—256KB 4.二地址指令中,操作数的物理位置可安排在___。 A.栈顶和次栈顶 B.两个主存单元 C.一个主存单元和一个寄存器 D.两个寄存器 5.描述多媒体CPU的基本概念中,正确的表述是___。 A.多媒体CPU是带有MMX技术的处理器. B.MMX是一种多媒体扩展结构. C.MMX指令集是一种MIMD(多指令流多数据流)的并行处理指令. D.多媒体CPU是以超标量结构为基础的CISC的基础. 6.在下面描述的RISC机器基本概念中,不正确的表述是____。 A. RISC机器不一定是流水CPU. B. RISC机器一定是流水CPU. C. RISC机器有复杂的指令系统. D. CPU配备很少的通用寄存器. 7.在下面描述的PCI总线基本概念中,不正确的表述是___。 A.PCI总线是一个处理器无关的高速外围总线. B.PCI总线的基本传输机制是猝发式传送. C.PCI设备一定是主设备. D.系统中允许只有一条PCI总线. 8.CRT的分辨率为1024×1024像素,像素的颜色总数为256色,则刷新存储器每个单元 字长是___。 A.256位 B.16位 C.8位 D.7位 9.在单级中断系统中,CPU一旦响应中断,则立即关闭___标志,以防止本次中断服 务结束前同级的其他中断源产生另一次中断进行干扰。 A.中断允许 B.中断请求 C.中断屏蔽 10.为了便于实现多级中断,保有现场信息最有效的方法是采用___。 A.通用寄存器 B.堆栈 C.存贮器 D.外存
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值