芯片Tapeout前才发现LUP.6 Base Layer Calibre DRC Violation的ECO方案

最新推荐文章于 2025-04-08 19:50:47 发布

吾爱IC社区

最新推荐文章于 2025-04-08 19:50:47 发布

阅读量1k

点赞数 5

CC 4.0 BY-SA版权

文章标签：数字后端零基础入门数字IC后端数字后端培训物理验证 Calibre DRC Latchup效应栓锁效应

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_37584728/article/details/143921571

今天给大家分享下咱们社区低功耗四核A7 Top学员在做最终physical signoff drc检查时遇到的一个DRC Violation——LUP.6 Violation。并给出在当前database做ECO修复的方案。

在这里插入图片描述

这个LUP.6 DRC在design manual中的描述和图解如下所示。
在这里插入图片描述

LUP.6 DRC Violation如下图所示，数量高达21万多。
在这里插入图片描述

所以这类DRC Violation的根本原因是学员在floorplan阶段忘记添加tap cell导致的。

在这里插入图片描述

数字IC后端手把手实战教程 | Innovus verify_drc VIA1 DRC Violation解析及脚本自动化修复方案

这类DRC Violation完全可以在floorplan做完的calibre drc检查中发现。此时发现tim

最低0.47元/天解锁文章

200万优质内容无限畅学

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。