【FPGA】 xilinx vivado中AXI4通信协议详解

一.什么是AXI通信协议

AXI是ARM 1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI 4总线和别的总线一样，都用来传输bits信息 (包含了数据或者地址) 。AXI4总线有三种类型，分别是AXI4、AXI4-Lite、AXI4-Stream
AXI4：主要面向高性能地址映射通信的需求，支持突发传输；
AXI4-Lite：是一个简单地吞吐量地址映射性通信总线，不支持突发传输；
AXI4-Stream：不包含地址，面向高速流数据传输；
AXI4 是一种高性能memory-mapped总线，分为主、从两端，两者间可以连续的进行通信。AXI4及AXI4Lite有地址，AX14能够实现burst传输，可以在一个地址后传输多个数据，最多可以达256 字节。AXI4-Lite不支持burst传输。AXI4-Stream 只有一个通道，不需要地址，可以burst 传输无限的数据。假设有master A，和 slave B，A与B通过AXI4或者AXI4Lite连接通讯，A可以把B这个外设看作A上的某个地址。当A向B传输数据时，就等同于A向这个地址传数。
AXI4 和 AXI4-Lite接口包含5个不同的通道:两个读通道和三个写通道。
两个读通道:读地址通道(read addresschannel)、读数据通道(read data channel):

三个写通道: 写地址通道(write addresschannel)、写数据通道(write data channel)、写响应通道(write response channel);

相比于 AXI4，AXI4-Stream 不涉及地址。AXI4-Stream传输的数据流包含三种类型: data type、position type、 null type 。data type是最有意义的数据; position type作为占位符使用，可以用来表征date type 的相对位置，null type不包含任何有用的信息。
数据流的结构可以有很多种，例如: 可以只传数据，也即都是data type，不包含position type和null type; 也可以将data type 和 null type 混着传输;还可以将position type 和 data type混着传输。当然，三者混着传输也没有问题。

二.信号描述

AXI与AXI-lite信号描述如下所示，由于AXI-lite不支持突发，所以与突发相关的管教都不具备。

//全局信号
		.M_AXI_ACLK(m00_axi_aclk),//时钟
		.M_AXI_ARESETN(m00_axi_aresetn),//全局复位
		//写地址通道信号
		.M_AXI_AWID(m00_axi_awid),//AXI4-LITE不支持 写地址ID。这个信号用于写地址信号组的标记，用来标识数据传输顺序。详见协议定义。
		.M_AXI_AWADDR(m00_axi_awaddr),//写地址。写地址给出突发数据传输的第一个传输地址。
		.M_AXI_AWLEN(m00_axi_awlen),//AXI4-LITE不支持 突发长度。给出突发传输中准确的传输个数。支持INCR和WRAP传输模式。（长度）突发长度=awlen+1
		.M_AXI_AWSIZE(m00_axi_awsize),//AXI4-LITE不支持 突发大小。这个信号用于确定突发传输中每个传输的大小。（宽度）总线位宽=2^size Betyes
		.M_AXI_AWBURST(m00_axi_awburst),//AXI4-LITE不支持 突发类型。该信息与突发大小信息一起，表示在突发过程中，地址如何应用于每个传输。支持INCR和WRAP传输模式。
		.M_AXI_AWLOCK(m00_axi_awlock),//AXI4-LITE不支持 锁类型。该信号提供了关于传输原子特性的额外信息（普通或互斥访问）。AXI3支持，AXI4不支持
		.M_AXI_AWCACHE(m00_axi_awcache),//缓存类型，建议值为0011。
		.M_AXI_AWPROT(m00_axi_awprot),//保护类型，访问权限，建议值为000。
		.M_AXI_AWQOS(m00_axi_awqos),//QoS标识符，xilinx AXI4不支持
		.M_AXI_AWUSER(m00_axi_awuser),//xilinx AXI4不支持
		.M_AXI_AWVALID(m00_axi_awvalid),//写地址有效信号。为高指示地址有效。
		.M_AXI_AWREADY(m00_axi_awready),//写地址准备信号。为高表示从设备空闲，准备接收地址；为低表示从设备忙。
		//写数据通道信号
		.M_AXI_WDATA(m00_axi_wdata),//写数据，AXI-LITE仅支持32bit，AXI支持32bit-1024bit
		.M_AXI_WSTRB(m00_axi_wstrb),//写字节选通，用于表示更新存储器的字节通道，对于数据总线的每8位数据有一位写选通信号
		.M_AXI_WLAST(m00_axi_wlast),//AXI-LITE不支持 写最后一个数据指示信号。表示突发传输中的最后一个数据。
		.M_AXI_WUSER(m00_axi_wuser),//xilinx AXI4不支持。
		.M_AXI_WVALID(m00_axi_wvalid),//写有效。为高指示数据有效。
		.M_AXI_WREADY(m00_axi_wready),//写准备。为高表示从设备空闲，准备接收数据；为低表示从设备忙。
		//写响应通道
		.M_AXI_BID(m00_axi_bid),//AXI-LITE不支持 响应ID。写响应识别标记，BID值必须匹配AWID值。
		.M_AXI_BRESP(m00_axi_bresp),//写响应。该信号表示写状态，0时候表示没有错误，
		.M_AXI_BUSER(m00_axi_buser),//xilinx AXI4不支持。
		.M_AXI_BVALID(m00_axi_bvalid),//写响应有效。为高指示响应数据有效
		.M_AXI_BREADY(m00_axi_bready),//写响应准备。为高表示主设备空闲，准备接收写响应；为低表示主设备忙。
		//读地址通道