武汉大学8086微机原理PPT教程

原创于 2025-08-12 16:47:17 发布 · 804 阅读

CC 4.0 BY-SA版权

简介：《微机原理PPT-武汉大学》是由武汉大学电子信息学院提供的一份全面的微机原理教学资料，主要针对8086微处理器的基础教学。该PPT教程详细介绍了计算机系统的基本构成、工作原理及8086微处理器的相关知识。内容包括计算机系统的整体架构、8086微处理器的内部结构、存储器层次结构、中断系统和I/O接口设计等关键概念。此外，教程还涉及汇编语言编程，帮助学生通过编写和分析汇编程序来理解指令执行过程和程序控制流，从而深入理解计算机运作机制和微机系统设计。
微机原理PPT-武汉大学

1. 微机系统的基本构成与工作原理

1.1 微机系统概述

微机系统，即微型计算机系统，是计算机技术、微电子技术、软件技术等多方面技术综合应用的产物。它以微型处理器为核心，集成内存、输入输出设备等，具备完整计算机的基本功能。

1.2 微机系统的基本构成

微机系统的基本构成主要包括中央处理单元(CPU)、内存、输入输出设备和总线系统。CPU负责执行指令和处理数据，内存存储指令和数据，输入输出设备实现人机交互，总线系统负责连接和通信。

1.3 微机系统的工作原理

微机系统的工作原理主要是通过CPU执行程序来控制和协调各部分工作。程序和数据首先被加载到内存中，然后CPU按指令顺序逐条执行，每执行一条指令，就完成一项基本操作。输入输出设备根据程序指令向用户提供信息或接收用户输入的信息。

2. 8086微处理器基础知识

2.1 8086微处理器的概述

2.1.1 8086微处理器的发展背景

在个人计算机技术的早期，微处理器作为计算机的核心组件，标志着整个计算机硬件架构的一次巨大革新。8086微处理器由英特尔公司在1978年发布，是当时市场上的第一款16位微处理器，取代了之前的8位处理器，如8080和8085。它的设计目标是提供更强大的数据处理能力，更高的运算速度和更大的内存寻址范围。8086的推出为后来的个人电脑发展奠定了基础，它的指令集架构对后续x86架构的处理器产生了深远影响。

2.1.2 8086微处理器的主要特点

8086微处理器的一个主要特点是其16位的数据总线和20位的地址总线。这允许它直接访问高达1MB的物理内存（2^20字节）。它采用复杂的指令集，包括逻辑操作、数据传送、算术运算和控制转移指令。此外，8086引入了分段内存管理机制，允许操作系统更灵活地使用内存资源。

8086还设计了两种操作模式：实模式和保护模式。实模式是8086启动时的默认模式，它支持直接访问内存和硬件，但不提供内存保护。保护模式提供内存保护和多任务处理，但是需要特定的软件支持。

2.2 8086微处理器的寄存器结构

2.2.1 通用寄存器和专用寄存器

8086微处理器含有多种寄存器，它们根据功能被分为通用寄存器和专用寄存器两大类。通用寄存器主要用于暂存数据、地址和运算中间结果，包括AX、BX、CX和DX四个16位寄存器，以及它们各自的8位高位和低位寄存器（如AH、AL等）。这些寄存器可以被程序用作数据操作、索引操作和地址操作等。

专用寄存器则包括指针和索引寄存器，如SP（堆栈指针寄存器）、BP（基指针寄存器）、SI（源索引寄存器）、DI（目标索引寄存器）等，用于存储数据位置的指针信息。

2.2.2 段寄存器的工作原理

在8086微处理器中，段寄存器包括CS（代码段寄存器）、DS（数据段寄存器）、SS（堆栈段寄存器）、ES（附加段寄存器）。这些寄存器用于存放内存中各段的起始地址，因为8086的地址总线只有20位，无法直接寻址完整的1MB内存。因此，它采用了段地址与偏移地址相结合的方式，段地址位于段寄存器内，偏移地址通过指令给出。

当处理器需要访问内存时，它会将相应的段寄存器内容左移4位（乘以16），然后与偏移地址相加，以获得实际的物理地址。例如，如果DS的值为1234H，偏移地址为0123H，则物理地址计算如下：1234H << 4 + 0123H = 12340H + 0123H = 12463H。这样就可以访问到物理地址12463H处的内存。

; 示例汇编代码，说明如何设置段寄存器和偏移地址
MOV AX, 1234H  ; 将1234H赋值给AX寄存器
MOV DS, AX     ; 将AX寄存器的值移入DS寄存器，设置数据段寄存器
MOV BX, 0123H  ; 将0123H赋值给BX寄存器，作为偏移地址
MOV AL, [BX]   ; 通过DS:BX组合寻址，访问物理地址DS*10H + BX的内存位置

通过上述汇编代码段，我们演示了如何在程序中设置和使用8086微处理器的段寄存器和偏移地址来访问内存。这种方式使得程序能够更加灵活地控制内存资源，但同时也增加了程序设计的复杂性。

3. CPU、内存、输入输出设备等计算机主要组成部分及通信方式

3.1 计算机主要组成部分的功能与特点

3.1.1 CPU的核心作用和性能指标

CPU，即中央处理单元（Central Processing Unit），是计算机系统的核心，负责执行程序中的指令和处理数据。它的作用可以分为以下几个方面：

指令执行 ：CPU执行存储在内存中的指令，包括算术运算、逻辑运算、数据传输、控制操作等。
数据处理 ：对数据进行各种处理，如运算、比较、逻辑操作等。
时间控制 ：CPU内部有定时控制电路，可以控制指令的执行时间。
程序控制 ：控制程序的执行流程，包括顺序执行、跳转执行、循环执行等。

性能指标方面，通常考虑以下几个方面：

时钟频率 ：CPU的工作速度，以赫兹（Hz）为单位。
核心数/线程数 ：多核CPU可以同时处理多个任务，多线程则能在一定程度上提升单核CPU的效率。
缓存大小 ：CPU缓存能够减少CPU与内存之间的访问延迟。
架构：如x86, ARM等，不同架构的CPU适用于不同类型的计算机系统。
热设计功耗（TDP） ：CPU运行时消耗的平均功率，对于散热系统设计有直接影响。

3.1.2 内存的工作原理和类型

内存，也称为随机存取存储器（Random Access Memory, RAM），是计算机用于存储正在运行中的程序和数据的快速存储设备。

工作原理 ：内存单元由许多静态存储单元组成，每个存储单元可以存储若干位二进制信息。在CPU需要读取数据时，会通过地址线指定地址，然后通过数据线传输数据。
类型：内存主要有以下几种类型：
SRAM（静态RAM） ：以触发器形式存储数据，速度快但集成度较低，通常用于CPU缓存。
DRAM（动态RAM） ：以电容存储数据，集成度高但需要定期刷新，成本低，用于主内存。
DDR（双倍数据速率）RAM ：通过在时钟脉冲的上升沿和下降沿传输数据，增加了数据传输率。

3.1.3 输入输出设备的分类和作用

输入输出设备是计算机与外界进行数据交换的接口。

输入设备 ：如键盘、鼠标、扫描仪等，用于向计算机输入数据和指令。
输出设备 ：如显示器、打印机、扬声器等，用于输出处理后的数据和信息。

这些设备通过端口和接口与CPU和内存通信，如USB端口、串行端口、并行端口等，以实现数据的传输和设备的控制。

3.2 计算机组件间的通信方式

3.2.1 总线技术的基本概念

总线是计算机系统中连接各个组件的电子数据传输通道，它允许多个组件共享同一套信号线进行通信。

总线类型 ：根据功能和位置分为：
内部总线 ：连接CPU内部各组件，如数据总线、地址总线和控制总线。
系统总线 ：连接CPU和主要的外部设备，如PCI总线。
通信总线 ：用于远距离通信，如USB、IEEE 1394等。
总线传输模式 ：包括串行传输和并行传输。并行传输速度快，但受距离和信号干扰限制；串行传输距离远，适合高速数据通信。

3.2.2 内存与CPU的交互机制

CPU和内存之间的交互主要通过地址总线、数据总线和控制总线实现。

地址总线 ：用于指定内存中的具体位置。
数据总线 ：用于在CPU和内存之间传输数据。
控制总线 ：用于传输控制信号，如读写信号、时钟信号等。

交互过程中，CPU向地址总线发出内存地址，然后通过控制总线发出读写命令，数据总线则根据命令传输数据。

通过以下示例代码块，我们可以看到如何通过汇编语言来实现CPU和内存之间的数据传输操作：

; 假设使用x86汇编语言
MOV AX, [0010H] ; 将内存地址0010H处的数据传送到AX寄存器
MOV [0020H], BX ; 将BX寄存器的数据传送到内存地址0020H处

在上述代码中， MOV 指令用于数据传输。第一个操作数是目标位置，第二个操作数是源位置。使用方括号 [] 来指定内存地址。通过这种方式，CPU可以执行从内存中读取数据到寄存器，或从寄存器写数据到内存的操作。

这种基本的读写操作是计算机系统中最常见的内存和CPU交互过程。通过这些操作，CPU可以处理程序和数据，从而执行各种复杂的任务。

4. 8086微处理器内部结构解析

4.1 8086微处理器的内部架构

4.1.1 内部寄存器的组织结构

8086微处理器的内部寄存器是其进行数据处理和控制的重要组成部分。寄存器结构的设计直接影响了处理器的性能和编程的复杂性。8086内部包括以下几类寄存器：

通用寄存器：包括AX, BX, CX, DX四个16位寄存器，每个寄存器又可以分为两个8位寄存器。例如，AX可以分为AH和AL。这些寄存器可以用于数据处理、地址计算和I/O操作。
指针和索引寄存器：包括BP（基指针）、SP（堆栈指针）、SI（源索引）和DI（目的索引）。这些寄存器通常用于内存寻址。
段寄存器：包括CS（代码段寄存器）、DS（数据段寄存器）、ES（附加段寄存器）和SS（堆栈段寄存器）。它们用于确定物理内存地址。
指令指针寄存器：IP（指令指针寄存器）用于存储下一条指令的地址。

在汇编语言编程中，对这些寄存器的合理使用可以极大提升程序的效率和性能。

4.1.2 执行单元和控制单元的协同工作

8086微处理器的内部由执行单元(EU)和控制单元(CU)组成，它们通过一个内部总线互相交互。控制单元负责从存储器或I/O端口中读取指令，并产生相应的控制信号来指导执行单元的动作。执行单元则负责处理数据，执行算术和逻辑运算。

控制单元首先从代码段中取出指令，通过指令指针寄存器IP来定位指令。取出指令后，控制单元解码指令，生成控制信号，然后传递给执行单元，执行单元根据控制信号进行相应的数据操作，完成指令执行。

整个过程是一个循环执行的过程，每条指令的执行都需要这两大单元的密切配合。理解这两个单元的协同工作方式对于深入理解8086微处理器的工作原理至关重要。

// 示例代码：访问和操作8086内部寄存器
MOV AX, 0000H ; 将0000H赋值给AX寄存器
MOV DS, AX    ; 将AX寄存器的值赋给DS段寄存器

4.2 8086微处理器的指令执行过程

4.2.1 指令周期和流水线技术

在8086微处理器中，每个指令的执行过程可以分为几个不同的阶段，即取指令、指令解码、执行指令、访存和写回结果等几个周期。这些周期构成了指令的完整执行周期。

流水线技术的应用可以提升8086微处理器的指令执行效率。在流水线技术中，指令的执行被分割成更小的步骤，每个步骤由处理器的不同部分并行处理，从而在每个时钟周期中都有一条指令在处理，极大提高了处理器的吞吐量。

8086虽然不支持现代意义上的超标量流水线技术，但是它通过将指令的不同阶段分开处理，提供了一种简单形式的流水线机制。

4.2.2 指令预取和指令缓冲

为了进一步优化指令执行效率，8086微处理器采用了指令预取技术。该技术允许处理器在当前指令执行的同时，提前读取后续指令存入指令缓冲队列中。这样当当前指令执行完毕后，可以直接从缓冲队列中取出下一条指令，减少了等待时间。

指令预取并不总是能提高性能，因为它依赖于程序的局部性原理，即程序倾向于在小范围内重复访问指令和数据。在程序中存在分支跳转时，预取的指令可能并不会被执行，导致预取效果降低。

// 示例代码：使用指令预取技术
PUSH AX    ; 将AX寄存器的值压入堆栈
POP BX     ; 将堆栈顶的值弹出到BX寄存器

在上述代码中，POP指令实际上利用了之前PUSH指令操作后可能在指令缓冲队列中预取的指令，减少了取指令阶段的延迟。通过这样的操作，可以有效地利用指令预取技术来提升程序的执行效率。

5. 存储器层次结构与交互

5.1 存储器层次结构

在计算机体系结构中，存储器层次结构是一种将存储器分为不同层次的技术，每一层都有不同的访问速度、容量和成本。理解存储器层次结构对于优化系统性能至关重要。

5.1.1 存储器的分类和层次

存储器可以分为两类：易失性存储器和非易失性存储器。易失性存储器在断电后数据会丢失，而非易失性存储器则可以保持数据。

寄存器 ：位于CPU内部，是最快的存储器类型，通常用于存放临时数据和中间结果。
缓存（Cache） ：高速缓存通常由SRAM构成，位于CPU和主内存之间，用于存放最近使用的数据。
主内存（RAM） ：随机访问存储器，提供大量存储空间，访问速度仅次于缓存。
辅助存储器 ：如硬盘驱动器（HDD）和固态驱动器（SSD），提供大量低成本存储空间，但访问速度较慢。

5.1.2 缓存的工作原理与策略

缓存通过减少内存访问延迟来提升系统性能。它依据局部性原理运作，包括时间局部性和空间局部性。

时间局部性 ：如果一个数据项被引用，那么在不久的将来它很可能再次被引用。
空间局部性 ：如果一个数据项被引用，那么附近的数据项很可能在不久的将来被引用。

缓存策略包括：

直接映射缓存 ：每个主内存块只能映射到一个特定的缓存行。
组相联缓存 ：每个主内存块可以映射到一组特定的缓存行。
全相联缓存 ：每个主内存块可以映射到任何缓存行，提供了最大的灵活性。

5.2 存储器的交互机制

存储器的交互机制确保数据可以在不同层级之间高效传输，这是通过地址映射和内存管理完成的。

5.2.1 内存地址映射和管理

内存地址映射是指将CPU生成的虚拟地址转换为实际物理地址的过程。这一过程涉及分段和分页两种主要的内存管理技术。

分段：内存被划分为若干段，每个段有自己的基地址，偏移量加上基地址得到物理地址。
分页：内存被划分为固定大小的页，每个页有唯一的页号，通过页表将虚拟页号映射到物理页号。

5.2.2 存储器与CPU的数据交换过程

CPU与存储器之间的数据交换过程涉及以下几个步骤：

地址解码 ：CPU发出的虚拟地址需要解码以找到对应的数据。
缓存查询 ：CPU先检查缓存中是否有需要的数据，若有则直接使用（命中），否则需要从主内存中获取（未命中）。
数据传输 ：一旦数据被提取，它将被发送到CPU进行处理，同时可能更新缓存以供将来使用。
写回策略 ：写操作可能直接在缓存中进行，然后在适当时机（如缓存行被替换时）写回主内存。

接下来的示例和代码块将展示如何通过汇编语言在8086微处理器上管理缓存和执行内存访问。

; 示例汇编代码段，用于展示在8086微处理器上进行内存写入操作
; 假设我们要将立即数1000h写入指定的内存位置

MOV AX, 1000h ; 将立即数1000h加载到AX寄存器
MOV [0B800h], AX ; 将AX寄存器的内容写入内存地址0B800h

; 汇编语言的逻辑分析：
; - "MOV"是一个指令，用于数据传输
; - AX是目标寄存器，用来暂存数据
; - "0B800h"是目标内存地址，这是一个固定的显存地址
; - 该操作将AX寄存器中数据1000h写入到内存的0B800h地址处

; 以下是该代码段的详细解释：
; 1. 我们首先使用指令"MOV"将数值1000h加载到AX寄存器中。
; 2. 然后我们再次使用"MOV"指令，这次是将AX寄存器中的数据写入内存地址0B800h。
; 3. 在8086微处理器中，0B800h是文本模式下视频内存的起始地址，使用该地址可以让我们直接控制屏幕上的字符显示。
; 4. 此操作演示了如何在内存和寄存器之间传输数据，并且强调了内存地址的重要性和如何在汇编语言中使用它。

在实际的微机系统中，内存地址映射和数据交互过程远比这个例子复杂。现代处理器使用复杂的缓存一致性协议和内存管理单元（MMU）来确保数据同步和高效的内存访问。在下一节，我们将详细探讨8086微处理器的指令集架构及其在存储器管理中的作用。

6. 中断系统及外部事件处理机制

中断系统是计算机系统设计中的一项关键技术，它使得CPU能够响应外部和内部事件，实现多任务操作。在这一章节中，我们将探讨中断系统的基础知识以及外部事件的处理机制，从而深入理解微机系统是如何对外部事件做出响应的。

6.1 中断系统的基础知识

中断是一种使处理器暂停当前任务，并转而处理更高优先级任务的机制。它在计算机系统中用于响应外部事件（如键盘输入）或内部事件（如除零错误）。

6.1.1 中断的概念和分类

中断可以被分类为同步中断和异步中断：

同步中断（也称为异常）是当处理器执行一条指令时发生的，它是由指令执行过程中产生的错误导致的，例如除以零。
异步中断（又称为中断请求）与指令的执行无关，通常来自于外部设备，如键盘、鼠标或定时器。

6.1.2 中断向量表和中断处理程序

当中断发生时，CPU需要知道去哪里获取处理中断的代码。在8086微处理器中，这个信息存储在中断向量表中。每个中断向量对应一个特定的中断类型，并包含处理该中断的程序的内存地址。

CPU响应中断时，会首先查找中断向量表，然后跳转到对应的中断处理程序执行。当中断处理完成后，程序通常返回到被中断任务的下一条指令继续执行。

6.2 外部事件的处理机制

外部事件通常通过中断来通知CPU。为了有效地处理这些事件，CPU需要一套机制来响应、屏蔽和管理中断。

6.2.1 中断响应和中断屏蔽机制

当中断信号到达时，CPU将决定是否立即响应。这取决于当前CPU的状态和中断屏蔽寄存器（IMR）的状态。如果IMR允许响应该中断，则CPU会保存当前环境，跳转到中断处理程序。如果IMR屏蔽了该中断，CPU将忽略它，直到中断被解屏蔽。

中断屏蔽机制允许系统在执行关键操作时忽略某些中断，防止系统处理中断时被其他中断打断，这有助于提高系统的稳定性。

6.2.2 中断优先级和中断服务流程

在一个中断系统中，不同中断源通常具有不同的优先级。当中断同时发生时，CPU根据优先级决定先响应哪个中断。高优先级的中断会打断低优先级中断的处理，确保关键任务被优先处理。

中断服务流程包括以下步骤：

当外部设备完成任务，它向CPU发出中断信号。
CPU完成当前指令，然后根据中断优先级决定是否立即响应中断。
如果响应中断，CPU保存当前状态，包括程序计数器（PC）和状态寄存器。
CPU根据中断向量表找到对应的中断处理程序的入口地址，并跳转执行。
中断处理程序完成任务后，通过特殊的中断返回指令（如 IRET ）恢复CPU状态并返回到被中断的任务。

示例代码与逻辑解释

下面是一个简单的汇编语言示例，展示了如何在8086微处理器上设置一个中断处理程序：

; 初始化中断向量表（伪代码）
MOV AX, 0
MOV DS, AX          ; 设置数据段寄存器
MOV [0x0084], offset MyInterruptHandler
MOV [0x0086], CS    ; 将中断处理程序的地址和代码段存入中断向量表

; 中断处理程序
MyInterruptHandler:
    PUSH AX          ; 保存所有用到的寄存器
    ; ... 处理中断的代码 ...
    POP AX           ; 恢复寄存器
    IRET             ; 中断返回

; 主程序继续执行其他任务...

在这个例子中，我们手动设置了中断向量表，将一个自定义的中断处理程序 MyInterruptHandler 与中断号 0x84 关联起来。当中断 0x84 发生时，CPU会跳转执行该处理程序。

重要提醒： 以上代码仅为示例，实际中断处理程序的设置要复杂得多，并且通常是由操作系统管理的。

在处理中断时，CPU使用中断堆栈保存寄存器状态，保证中断处理完成后能够恢复到中断前的状态继续执行。中断处理程序需要尽可能地高效，以确保系统的响应性能。

通过这一章节的学习，我们理解了中断系统如何允许计算机响应外部事件，并通过处理这些事件来实现多任务的并发执行。这为深入理解操作系统和硬件架构之间的交互奠定了基础。

本文还有配套的精品资源，点击获取