梦想技术家

写入零值将停用定时器。写入非零值则启动定时器。任何写入都会清除相应的 TPS_CON.TEXP 标志。读取则返回定时器当前值。

保护系统不区分访问权限级别。对于指令获取，将根据当前保护集的启用执行的选定代码保护范围检查获取的PC值。在每个寄存器中，如果寄存器的第 x 位为 1，则范围-x 的权限被启用，否则权限被禁用。对于需要虚拟内存的应用程序，可选的内存管理单元（memory Management Unit， MMU）支持一种熟悉的模型，该模型为每个内存页提供自己的访问权限。当发现某个地址不在所有选定范围内时，将拒绝该地址的访问权限。内存保护时间起来比较简单，难的是地址范围的选择及寄存器的计算这块，之前的文章里面是有描述的。

FPU执行兼容IEEE-754的单精度浮点运算指令，并支持以下特性集：- 浮点加法、减法、乘法、MAC 和除法指令。- 将有符号和无符号整数以及 32 位有符号分数（Q31 格式）转换为或从 IEEE-754 单精度格式转换为 TriCore 有符号和无符号整数以及 32 位有符号分数（Q31 格式）。- QSEED.F 指令用于获取近似值，以便在牛顿-拉斐森迭代中执行平方根运算。- 两个浮点数的比较。- 实现了所有四种 IEEE-754 四舍五入模式。

Tricore 架构将 4 GB 字节（32 位）的物理地址空间划分为 16 个大小相等的 256MB 字节段。这些段的编号从 0H 到 FH，由地址的高 4 位标识。如本章所述，不同的段可配置为不同的访问特性。8.2、暂存RAMTriCore 架构支持使用紧密耦合的 SRAM，即暂存 RAM。程序和数据均支持独立的 SRAM。程序擦写板 RAM (PSPR) 位于 CH 段。数据划拨板 RAM (DSPR) 位于 DH段划拨板 RAM 的大小取决于执行情况。访问超出执行内存大小的段将导致陷阱。

本地指令内存中检测到的内存完整性错误将导致以下两种情况之一：- 本地数据内存中检测到的内存完整性错误将导致以下两种情况之一： 可纠正错误和一个 CCPIE 计数器的增量- 不可纠正错误触发 PIE 陷阱 本地数据内存中检测到的内存完整性错误将导致以下两种情况之一： 可纠正错误和一个 CCDIE 计数器的增量 - 不可纠正错误触发 DIE 陷阱：- 可纠正错误和一个 CCDIE 计数器的增量- 触发 DIE 陷阱的不可纠错 内存完整性错误的实际检测方法取决于执行情况。

第三种可能是不直接终止任何任务，而是将一个或多个不活动任务的调用链复制到未缓存的外部内存或二级内存（这些内存不能直接用于 CSA 存储），并将复制的 CSA 释放到空闲列表。所有陷阱服务例程的入口点都存储在内存的陷阱向量表中。对于 MMU 陷阱（陷阱类别 0），异常条件要么是找不到指令引用的虚拟页面的 TLB（转换旁路缓冲区）条目（VAF 陷阱），要么是该页面的访问违规（VAP 陷阱）。陷阱发生时，陷阱矢量表的入口地址由该陷阱的陷阱类别生成，左移 5 位，然后与 BTV 寄存器的内容进行 ORd。

例如，如果中断 14 被服务，它只能被优先级高于 17 的请求中断，而不能被其自身优先级组的请求或优先级较低的请求中断。当中断被接受时，中断向量表的入口地址由该中断的优先级号（取自 PIPN）生成，左移 3 位或 5 位，然后与 BIV 寄存器的内容进行 OR。根据 ISR 的代码大小，在传统的中断系统中，ISR 必须检查中断请求的当前优先级，并执行分支到相应的代码段，从而导致对请求的响应延迟。英飞凌的中断优先级组是英飞凌微控制器中用于管理中断优先级的一种机制，它允许将多个中断划分为不同的优先级组。

如果在尝试执行保存上下文的操作时，FCX 的值与 LCX 的值相匹配，则操作完成，并在下一条指令中执行自由 CSA 列表耗尽陷阱（FCD）；调用或需要更多寄存器的处理程序通常会执行 BISR（开始中断服务例程）或 SVLCX（保存下层上下文）指令，以保存中断或陷阱序列中未保存的下层上下文寄存器。对于中断和陷阱，当前 PCXI 中现有的 PCPN 和 PIE 值将保存在上层上下文的 CSA 中，ICR 中现有的 IE 和 CCPN 值将复制到 PCXI.PIE 和 PCXI.PCPN 字段。

两个连续的偶数数据寄存器可以连接成八个扩展大小寄存器（E[0]、E[2]、E[4]、E[6]、E[8]、E[10]、E[12]和 E[14]），以支持 64 位数值。I/O访问权限级别控制位（Access Privilege Level Control），控制对TriCore™内核外设寄存器的访问权限：0为User-0 Mode（无权访问外设），1为User-1 Mode（常规访问权限），2为Supervisor Mode（完全访问权限），3为保留值。如果发生中断嵌套，则不作任何操作，继续使用中断栈。

这一章讨论了TriCore架构在软件中可见的以下方面：支持的数据类型寄存器和内存中的数据格式内存模型寻址模式。

TriCore架构手册描述了英飞凌TriCore微控制器架构的核心架构和指令集。TriCore是一个统一的32位微控制器- dsp，针对实时嵌入式系统进行了优化的单核架构。本文档是为系统开发人员和程序员以及硬件和软件工程师编写的。第1卷（本卷）提供了核心体系结构和系统交互的详细描述。卷2给出了一个完整的描述的TriCore指令集，包括可选的扩展内存管理单元（MMU）和浮点单元（FPU）。需要注意的是，本文档描述的是TriCore体系结构，而不是实现。实现可能具有不属于核心体系结构的特性和资源。

问题点：在使用 Infineon Memtool 烧录器时发现，当烧录英飞凌 TC3XX 芯片的程序时，BMHD（Boot Mode Header）无法成功烧录，导致程序无法正常启动。原因分析：如下图，PF的内容可以加载进，但是UCB内存区域无法加载到烧录部分的，提示了，这点很重要的。烧录进去之后没有BMHD肯定是无法正常启动的。

文章非原创，看了网上很多文章，结合代码，AI查询等，把自己想记录的以及一些浅显的看法记录下来，写文章的过程也算是在梳理思路与记录知识盲区。文章想表达：1、英飞凌自带的BootROM作用；2、链接文件、BMHD、启动文件之间的地址关系梳理；3、启动过程做了什么？4、初始化与未初始化全局变量怎么在 HEX里面看。

首先什么是Lockstep，直译过来就是“步调一致”，Lockstep由本来是由军事语境引入，用来表示齐步行军，队伍中的所有人都执行一致的动作步伐，而后引入计算机领域，应该是用于计算机容错系统，即“使用相同的、冗余的硬件组件在同一时间内处理相同的指令，从而保持多个CPU或内存精确的同步”。

全局寄存器应用：在一个多通道温度监测系统中，所有温度传感器的数据都存储在全局寄存器中，CPU可以统一读取所有传感器的数据并进行集中处理。组寄存器应用:在一个多任务系统中，不同任务可能需要独立控制不同的ADC组。例如，一个任务控制电机，另一个任务监测温度。每个任务可以独立访问和配置自己的ADC组和组寄存器。请求源事件: 由请求源触发，用于启动ADC转换过程。通道事件: 每个ADC通道完成转换后生成，用于标识特定通道的转换结果。结果事件: 所有通道转换完成后生成，用于集中处理所有通道的转换结果。