[有更新]10分钟教你完成Verilog-Vscode编辑器环境搭建

原创 已于 2022-11-22 20:51:26 修改 · 1.1w 阅读 · 79 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

于 2022-03-18 20:38:12 首次发布

网络上有大量的如何在Vscode下搭建Verilog编辑环境的文章，但是部分文章存在过时的情况，或者存在内容缺失的情况，这里整理了部分有用的文档，个人尝试并配置了一个适合自己的环境。

推荐插件

  1. Chinese

在这里插入图片描述 毫无疑问，中文Chinese插件是必须需要的。别提什么我们是cs的，我们需要接收全英文的环境，没那么多功夫折腾这个，我打赌你配好了环境以后800年不会再看一眼菜单栏。

  1. Tabout

在这里插入图片描述
这是一个非常有用的跳出括号的插件，当你在括号中写完了语句之后只需要用你的左手小拇指轻轻按一下左上角的tab键就能自动跳到括号外面去了，不需要你移动右手到小键盘区域来一个一个地按->键。

  1. Verilog-HDL/SystemVerilog/Bluespec SystemVerilog

在这里插入图片描述

最低0.47元/天 解锁文章

200万优质内容无限畅学
Vscode搭建verilog开发环境
weixin_61081689的博客
11-11 1336
下载地址：通过百度网盘分享的文件：ctags-2023-02-15_p6.0.20230212.0-2-...链接：https://pan.baidu.com/s/1ym8oFM3940Hhw_5kyVyTLg提取码：qsmo解压压缩包放在E:\vscode\extensions\ctags路径中，最好是全英文路径把ctag.exe添加到环境变量中，系统和用户都添加上。查看安装是否成功：在终端输入ctags --version打印以下信息。
Verilog-VS code编辑器环境搭建及使用
qq_45771963的博客
04-09 1075
​ 主要参考以上三个链接内容 主要下载插件 1.Chinese 2.Tabout（使用方法：敲代码的时候，按左上角【Tab】键就能自动跳到括号外面） 3.Verilog-HDL/SystemVerilog/Bluespec SystemVerilog，需要配置。 1）安装【xvlog】，将vivado软件按照目录下的【bin】文件夹加入到环境变量【PATH】里面。 2）安装【ctags】,支持能够在代码中随时查看某个变量的定义。ctags下载路径：Releases · universal-cta
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
vscode verilog 插件配置
m0_64828701的博客
07-16 614
vscode中配置verilog环境，iverilog配置正常，ctag配置失败，换用其他插件实现。
vscode搭建Verilog环境
weixin_43914896的博客
06-13 1万+
………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………
vscode 配置verilog环境
Kevin
04-21 2118
vscode 对应的verilog开发插件
vscode搭建Verilog HDL开发环境
详解FPGA及硬件电路开发
11-27 2万+
工欲善其事，必先利其器，利用vscode搭建快速高效的Verilog HDL开发平台。
Vscode配置Verilog开发环境
qq_45776815的博客
03-04 1万+
在Vscode扩展中搜索verilog 安装下面几个插件将Vivado安装目录下面的bin文件夹加入到环境变量PATH里面，重新打开vscode，命令行窗口输入显示正常版本信息则添加成功。然后在vscode中选择语法检查工具为xvlog，然后重启vscode，大概就具有语法检查功能了如果依旧不行，试试重启电脑、管理员模式打开vscode、配置ctags（这个应该不会影响语法检查）、检查环境变量是否正确这几种可能多试试或许就好了。
VSCode配置verilog环境(代码提示+自动例化+格式化)
热门推荐
SEU_wzx的博客
09-11 4万+
VSCode流畅编写verilog，三个插件实现代码提示+自动例化+格式化。Verilog-HDL/SystemVerilog，Verilog_Testbench，SystemVerilog and Verilog Formatter。
VS Code编写Verilog的环境搭建常用设置
YprgDay的博客(Yuan make progress everyday)
11-29 4505
VS Code编写Verilog的环境搭建常用设置。
Vivado与Vscode编程环境的搭建
jingxinliuyue的博客
06-21 5700
Asciiflow2:纯文本流程图绘制工具Draw.io Integration：创建、编辑和维护图表和流程图Waveform Render：波形图绘制Better Align:对齐工具verilog-simplealign：代码对齐TabOut：跳出空格Increment Selection：多条赋值语句的值能递增或递减TCL Language Support：tcl脚本代码高亮显示Verilog Highlight：verilog代码高亮。
verilog_vscode配置
03-13
verilog_vscode配置
VScode配置verilog环境
火中著盐的博客
03-13 5593
VScode配置verilog环境功能快捷键一些常用插件和配置可以参考此链接 vivado默认的编辑器用起来不舒服，遂使用vscode，配置过程中看了些分享，遇到了一些问题，记录在这里，希望有所帮助。 一个方便的文件包，有详细的pdf文档及所需的扩展附属文件 （上传资源还在审核，以后加） 功能快捷键 容易找到，此处不列举了。 一些常用插件和配置可以参考此链接 链接: vscode全部报错_用VSCode编辑verilog代码、iverilog编译、自动例化、自动补全、自动格式化等常用插件…. 文章中有个问题
Vscode配置Verilog环境
最新发布
m0_67338702的博客
07-23 712
运行 quartus 和 modelsim 联合仿真的工程，将仿真的库文件rtl_work复制到一个有意义的文件夹内（建议和ctags放一个文件夹，如下图放置在Quartus安装路径下）。5.重启Vscode，将模块例化时将光标停留在需要例化模块的地方，Ctrl+shift+P打开控制面板，输入verilog，选中如图所示的项，回车后选中对应模块即可。4.使用方法，在.v文件中输入“jsq”，然后就会有相应提示，选择需要的即可。2.选择需要添加的代码片段，可在现有的代码片段中添加，也可新建全局代码片段。
Vscode配置Verilog开发环境（二）
详解FPGA及硬件电路开发
06-24 3486
本文分享了如何使用VSCode内置代码片段功能替代插件，并通过自定义模板提高编码效率。还提到了代码风格对齐的重要性，以及如何通过列选操作简化模块例化过程。
VScode配置verilog环境(代码补全，报错，波形仿真)
weixin_60094035的博客
08-25 3万+
VScode配置Verilog环境，实现代码补全、代码高亮、错误检查实现生成Testbench实现波形仿真。
在VSCode中配置Verilog仿真环境（详细示例）
qq_63618799的博客
03-30 7073
在VSCode中配置Verilog仿真环境
用Vscode编辑verilog代码配置
文鸿开源工作室
07-09 2万+
vscode编辑verilog的配置与插件安装
使用VSCODE工具编辑Verilog语言的设置方法
friend8_zte2015的博客
03-23 1214
本文以win10系统为例，介绍了vivado结合vscode的设置来实现verilog语言的编辑和自动检测功能。
Vscode下Verilog比较器设计与仿真教程
使用这个资源包，Verilog初学者可以学习如何在VS Code环境下搭建开发环境、编写Verilog代码、构建测试平台、编译代码和进行仿真。此外，通过波形分析，可以加深对数字逻辑电路工作原理的理解，为以后设计更复杂的...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值