Even Check 奇偶校验

奇偶校验(Parity Check)是一种校验代码传输正确性的方法。根据被传输的一组二进制代码的数位中“1”的个数是奇数或偶数来进行校验。采用奇数的称为奇校验，反之，称为偶校验。采用何种校验是事先规定好的。通常专门设置一个奇偶校验位，用它使这组代码中“1”的个数为奇数或偶数。若用奇校验，则当接收端收到这组代码时，校验“1”的个数是否为奇数，从而确定传输代码的正确性。中文名奇偶校验外文名Parity...

通过本文您可能会了解：1、学会如何对输入数据实现生成奇偶校验位；2、学会如何生成固定数据的奇偶校验位。

奇偶校验(Parity Check)是一种校验代码传输正确性的方法。根据被传输的一组二进制数位中“1”的个数是奇数或偶数来进行校验。*采用奇数的称为奇校验，反之，称为偶校验。

在数字电路中，数据的正确性非常重要。为了保证数据的正确性，在传输数据时需要添加一些冗余信息，以便在接收端进行校验。其中一种常用的校验方式是奇偶校验（Parity Check）。本文将介绍奇偶校验的基本原理及实现方法，并给出FPGA实现的代码示例。

对输入数据添加1位0或者1，使得添加后的数包含奇数个1；比如：0110，奇校验位为1，变为01101。现在需要对输入的32位数据进行奇偶校验,根据sel输出校验结果（1输出奇校验，0输出偶校验）：对输入数据添加1位0或者1，使得添加后的数包含偶数个1；输出信号 check。比如：0110，偶校验位为0，变为01100。输入信号 bus sel。

奇偶校验是一种简单的错误检测方法，用于在数据传输过程中检测单比特错误。通过在数据帧中添加一个校验位来实现，该校验位可以是奇校验位或偶校验位。

奇偶校验(Parity Check)是一种校验代码bai传输正确性的方法。根据du被传输的一组二zhi进制代码的数位中"1"的个数是奇数或偶数来进dao行校验。采用奇数的称为奇校验，反之，称为偶校验。采用何种校验是事先规定好的。通常专门设置一个奇偶校验位，用它使这组代码中"1"的个数为奇数或偶数。若用奇校验，则当接收端收到这组代码时，校验"1"的个数是否为奇数，从而确定传输代码的正确性。 奇偶校验需要一位校验位，即使用串口通信的方式2或方式3（8位数据位+1位校验位）。奇校验（odd parity）：让传输

FIFO(First In First Out)，也就是先进先出。FPGA或者ASIC中使用到的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存或者高速异步数据的交互。没有外部读写地址线使用起来相对简单只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。对于存储的数据，先进先出，可以确保数据的连续性应用场景1：**应用场景3：**独立时钟。

XC6SLX45T-2FGG484C 是 Xilinx Spartan-6 家族中一款在成本与性能之间取得良好平衡的中高密度 FPGA，面向批量化的嵌入式、工业与消费类产品。它基于成熟的 45 nm 工艺，器件资源能满足常见的并行逻辑、定点 DSP 和中等规模存储需求：器件大约包含 43,661 个逻辑单元（logic cells），片上 Block RAM 总量约为 2,088 Kb（以 18 Kb 为单位的 BRAM 组块），内置约 58 个 DSP48A1 乘加切片（适合 18×18 位定点乘法累加）

XC7A15T-1FTG256C  Xilinx AMD Artix-7 系列中的入门 FPGA，定位为“低功耗且面向高吞吐 DSP 与可用串行通道的成本敏感应用”。这一系列采用 7 系列平台（7-series）架构，目标是为要求低功耗、较高逻辑与 DSP 能力、并需要少量多千兆串行链路的嵌入式与通信前端设计提供低成本解决方案。就器件家族定位而言，Artix-7 在 7 系列里偏重“低功耗 + 小型封装 + 支持少量 GTP/GTH 收发器”，非常适合工业相机前端、小型通信模块、仪器测量与教育/入门型 FP

EP1C12F324I7N 是 阿尔特拉 Altera Cyclone 系列中的一款 SRAM-based FPGA，定位为低成本、低功耗、面向嵌入式与消费/工业类量产应用的器件。该器件提供约 12,060 个逻辑单元（Logic Elements），片上嵌入式存储约 234 kbit，可用用户 I/O 约 249 个，采用 324-ball FBGA 封装。

无源晶振在EMI抑制中的优势分析，相比有源晶振在抗EMI干扰方面表现更优，具体体现在以下关键点：系统稳定性提升、丢包率降低、结构依赖减少，现象背后的技术原理：有源晶振的EMI敏感机制...

FPGA实现Aurora 64B66B视频点对点传输，基于GTX高速收发器，提供4套工程源码和技术支持

手册在下方网址下载，该模块在各个网店平台均有销售手册重点关注IIC地址（读地址0x71，写地址0x70）、IIC命令和读写数据逻辑，手册写的比较简单（感觉很多细节没到位），可以自己去看看。