weixin_43896874的博客

我的小伙伴在win7管理员账户下没有这个问题，看起来win10的管理员权限还是不够高。各位使用win10开发时，建议在环境安装的时候选择administrator用户进行开发。然后在开始菜单打开windowsPowershell(管理员)。此文献给和我一样寻找卸载Vivado方法的小伙伴。win10如何卸载vivado。就可以开始卸载了，注意大小写。...

在RF_Analyzer的Demo过程中，使用ZCU111-SYSTEM-Controller的时候，遇到一个问题。表现为，进入GUI界面后不管单击什么按钮，都会导致GUI界面卡死。打开Log界面后会看到如图所示的log问题分析首先直接百度/google/bing得到的分析大多是python的编码问题，我的pc中曾经安装过2.7.2 3.8.6。检查编码后发现已经是utf8。在另一台没有安装python的机器上这个gui也能运行，说明GUI的运行不依赖本地的py环境。因此，问题应该还是出在exe本身

初次编辑 2022年6月22日08:52:36 作为过程记录文件使用Zynq UltraScale+ RFSoC ZCU111XM500信号转接卡SMA短接线USB A-micro线缆12V 7.5A直流电源开发板会配，用电脑的atx电源或者sfx电源应该也ok。通电前确认线序板上时钟的配置利用了一颗TI的MSP430单片机作为IIC的主机。有关板上时钟的配置可以参考我的另一个blogZCU111开发板时钟配置这里要注意两个问题 2022年6月23日09:41:13参考RFAnalyzer-Tu

2022年7月3日 Vivado Version 2022.1这一步其实不重要可以随便乱输入一个名字，默认的都行因为最后实际上不会用这个来做工程有关单板的时钟配置可以参考我只前的一篇Blog有关输出电流这里的配置，在某一篇文档中说过，这个输出能力的设置实际上和BANK的电源有关。这个后续要再寻找一下#TODO生成位流之后就可以下载到开发板中，连接好开发板后。使用Rf Analyzer进行一些调试工作了。...

有关这个问题的详细分析可以参考国外大佬的视频防挂总结用法使用xlinx提供的两个函数可以输出除了浮点数外的格式，打包后的代码体积会比较小。具体要涉及编译原理，我就不太懂了。使用printf可以输出浮点数，但是代价是生成的位流体积会比较大。只输出字符串-print输出整形量-xil_printf输出浮点数-printfprint.c中中通过阅读函数，最后发现，控制写入哪个串口的实际上是通过地址重映射实现的。地址被定义在xparameter.h中。如果想更改打印串口，修改这两个基地址即可。也

##1 串口初始化 XUartLite_Config *ConfigPtr;ConfigPtr是一个指向结构体的指针，这个结构体中包含了串口配置的一些参数，需要注意的是。MDM串口的一些参数无法在寄存器级别进行修改。因此需要在硬件工程例化的时候。进行设置xlinx的断言函数，用于检测参数输入的合法性，猜测是重定向了assert的输出，这个以后再研究。不影响整体的逻辑实现。控制向量在这个函数中被赋值。首先初始化空指针，然后检查外设ID，然后通过IC查询，将XUartLite_ConfigTable中的参

#1 串口初始化函数的参数1 名为XUartLite的结构体指针1-1 函数参数1 结构体指针 XUartLite_Stats Stats;结构体元素1 外设状态信息结构体种定义了外设的信息 由XUartLite_Stats定义的结构体结构体种定义的全部为32bit的整形量,用于指示串口的状态太UINTPTR为整形指针，指示的是外设寄存器的起始地址，这个起始地址可以在vivado的工程中查到没用到以后再研究结构体种第一个元素是一个指针 指向u8的元素。本质上是一个地址。第二个元素

FPGA 常用缩写及单词在工程领域内的意义

系统时钟配置界面如图，只有在对应的Tile ADC/DAC使能的情况下才允许对Tile的时钟进行配置。系统中的PLL框图。需要注意的是输入端的100R ODT应该是基于mos结构实现的。因此在模块没有使能的时候是没有片上匹配的。如果此时有时钟输入的话可能会引起强烈的反射。PG269-page163中指出应该在使能片上的PLL之后再添加时钟，但是在RF_ANAlyzer的教程中又需求先配置板子的时钟再进行位流的下载，这样看来这两个文档是矛盾的。实际上两种方式我都操作过，也都能正常的工作。AXI4总线在模

Zynq Ultrascale+ RF Data Coverter IP配置中的有关概念-ADCADCxczu28dr-ffvg1517-2共有8个ADC,分布在4个Tile上，图为tile225，另外三个tile为226、227、2284个tile各自拥有一个独立的PLL。2个12bit/DAC,2个mixer，Tile中的mixer是用于I/Q混频使用的。差分输入，带输入缓冲器和阻抗匹配。需要注意GEN1/GEN2与后续发布的GEN3以及DFE的输入共模电压是不一样的。在使用时要注意。差分

xczu28dr-ffvg1517-2共有8个DAC,分布在两个Tile上，图为tile228，另一个tile为229两个tile各自拥有一个独立的PLL。四个14bit/DAC,四个mixer，Tile中的mixer是用于I/Q混频使用的。输出为查分的，支持AC/DC耦合，DC耦合输出前摇提前建立共模电压和阻抗匹配。DAC输出的能力与DAC_AVTT有关，2.5V-20mA 3V-32mA混频器的基本原理来自这个公式。积化和差cos(a)*cos(b) = 1/2[cos(a+b)-cos(a-

ZCU111开发板使用了一颗LMK04208 作为RF系统的时钟发生芯片。文中链接均为我的本地地址，资料请大家自行官网收集。数据手册配置软件不得不感慨一下，TI的配置工具比skyworks的好用。手册写的也更清晰准确。然后吐槽一下TI的TICS pro这个软件频繁的崩溃。只要导入配置就会gg。希望有大佬知道解决方案，猜测可能是系统的原因。因为论坛上没有出现大量的这种现象。##配置界面blog中的所有截图配置都是通过ZCU111板自带demo Regmap 反推出来的设置，并且已经经过验证。TI的配

ZCU111开发板使用了一颗LMK04208 作为RF系统的时钟发生芯片。文中链接均为我的本地地址，资料请大家自行官网收集。数据手册配置软件不得不感慨一下，TI的配置工具比skyworks的好用。手册写的也更清晰准确。然后吐槽一下TI的TICS pro这个软件频繁的崩溃。只要导入配置就会gg。希望有大佬知道解决方案，猜测可能是系统的原因。因为论坛上没有出现大量的这种现象。##配置界面blog中的所有截图配置都是通过ZCU111板自带demo Regmap 反推出来的设置，并且已经经过验证。TI的配

调制： 由于高频电磁波的传输特性比较好，为了将信息传播更远的距离，将能量低的消息信号与能量高的载波信号进行混合，产生一个新的传播能力更强的信号。这个过程被称为调制。调制是根据消息信号(被调制信号)的幅度去改变载波信号的特性（幅度、频率或者相位）的过程。调制的根本目的是使得信息信号适应传输信道的特征。解调：从调制信号中复原信息信号的过程。是多载波调制中的一种技术。OFDM - (Orthogonal Frequency Division Multiplexing)中文翻译 正交分频复用技术,是MCM(Mul

ZCU111开发板 SI5382A

Zynq UltraScale + RFSoC ZCU111 时钟树配置

vivado安装双击setup.exe后无响应的问题解决

目录首先请进行硬件上的检查其次进行开发环境的检查我遇到的问题1硬件问题2软件问题功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入首先请进行硬件上的检查替换你的FPGA板卡和仿真器，确定一下是否硬件有问题。比如开发板是否上电，线缆