weixin_44707118的博客

本文介绍了使用ModelSim进行Verilog仿真的基本命令流程。主要包括：1）创建工作目录和库（vlib work）；2）编译Verilog文件（vlog）；3）启动仿真（vsim）并设置参数；4）添加观测信号（add wave）；5）运行仿真（run）；6）查看波形窗口（view signals/wave）。文中详细说明了各命令参数的含义，如-novopt禁止优化、-c命令行模式等，并提供了完整的TCL仿真脚本示例。这些命令涵盖了从工程建立到波形查看的完整仿真流程，适合初学者快速掌握ModelSim的

通过分析代码发现我使用function时将state_reg赋值给本身了，修改代码后正常。定义state_reg_r变量，将function后的值赋值给state_reg_r。在编译综合时，我的输入和输出都是128位的数据，但。重新编译综合后正常。