FPGA艺术家的博客

按照这个链接的说法，https://adaptivesupport.amd.com/s/question/0D52E00006hpPhBSAU/vitis-debugger-error-no-targets-found-with-jtag-cable-name?Window -> Show View ->Vitis->Target Connections ->Hardware Server下，双击Local[default]打开Target Connection Details，点Advanced。

对于Xilinx/AMD的硬核或软核嵌入式开发来说，Vivado 2019是一个分界点，vivado 2019.1及其之前的版本，生成的硬件是hdf（Hardware Description File）文件，vivado 2019.2及其之后生成的硬件是xsa文件。然后使用第2小节的方法，适用于vivado 2019.2， vivado 2021.2生成的xsa文件解压后没有用来生成xpr的tcl文件。如果只有低版本的hdf文件，又没有低版本对应的xpr工程文件，则适用本小结的方法。

FreeRTOS下载包含许多不同的预配置演示应用程序项目，但出于维护和明智的原因，它只包含一个RTOS源代码副本。理想情况下，每个演示项目都会引用和编译同一个RTOS源代码副本，这正是大多数预配置的FreeRTOS演示项目所采用的方式。然而，以前在Eclipse中做到这一点并不容易（尽管并非不可能），而基于Eclipse的旧RTOS演示项目使用批处理文件将所有必要的源文件从FreeRTOS目录树中的默认位置复制到Eclipse项目目录中。

vivado/vitis 2021自带的lwip，版本lwip211_v1_6，自带的网络性能测试例程主要分为UDP/TCP，Client/Server共四种。在zynq板卡上运行后，需要在电脑端（以windows为例，也可以使用linux）使用iperf工具配合测试。根据工程中readme.txt文件描述，===对应的工具是Iperf 2.0.5，请注意版本对应，使用过程中发现如果使用最新版本的iperf3无法正常完成测试过程。

主要参考UG585《Zynq 7000 SoC Technical Reference Manual》

vitis中使用AXI GPIO的过程中，程序卡死在XGpio_SetDataDirection这个设置GPIO输入输出方向的函数。

【代码】PS端GPIO用法。

方法一：有些Eclipse IDE可以通过类似菜单project > Index > Rebuild.重新生成索引，不幸的是这个版本的vitis没有这个菜单。重新打开workspace后，居然打不开了。这个功能实际上是一个叫做Indexer，字面意思是索引，Indexer的作用是在后台自动收集代码的这些索引信息，以便方便的跳转和查找！重新编译，生成.metadata数据，进入代码再尝试索引功能，终于又可以用了。不知什么原因，有时这个功能突然就失效了，网络上找了很多方法，