- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA Verilog高电平复位或低电平复位
高电平复位，采用如下程序实现，但是观察仿真波形，没有看到上升沿，这个是怎么检测复位信号的，求各位大神解答疑惑，感激不尽。高电平复位时，异步复位采用上升沿检测复位信号；低电平复位时，异步复位采用下升沿检测复位信号；
2025-06-12 09:57:51
114
原创 FPGA设计流程（vivado）
第三步：选择芯片型号，family是系列，package是封装型号，speed是速度类型。第一步：打开软件，点击fail--new，点击next，输入项目名称及保存路径，点击next。第一步：生成比特流，点击Generate Bitstream，最后下载程序。第五步：保存代码，点击run simulation，开始仿真。第四步：点击finish，继续点击OK，yes。第六步：仿真完成后，添加约束文件，添加过程和设计文件一样。第二步：添加仿真文件步骤和设计文件一样。第三步：文件命名，点击OK。
2024-08-22 17:27:34
1089
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人