
FPGA系统学习
文章平均质量分 64
FPGA资料库
希望给陌生的朋友能做一些参考和答疑解惑,关注不迷路,我会长期更新有用的知识。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
FPGA学习之路(一)
从刚开始的做的授时,到后来做AD采集,数据采集,数据处理,到现在的数据加解密,算法的处理,碰到的接口协议很多,串口,SPI接口,IIC接口,JESD204B接口,PCIE接口,自定义接口,localbus接口,SRIO接口,AXI总线等等,有些用的还不是很熟悉,做过的芯片有Xilinx的V7,K7,A7,ZYNQ,ZU+等 ,ALTERA家的飓风三,MAX系列的,等等常用工具和常用的调试手段也都基本掌握。其实就是一个可编程的逻辑器件。1.FPGA到底是个啥玩意?2.FPGA的学习过程。原创 2025-07-29 09:29:55 · 245 阅读 · 0 评论 -
Verilog代码时序优化方法
原创 2025-07-29 09:21:27 · 206 阅读 · 0 评论 -
SRIO接口,FPGA实现,学习笔记。
SRIO(Serial RapidIO)是一种高速串行通信接口,主要用于在FPGA、DSP和其他处理器之间进行数据传输。其核心原理基于高速串行差分信号传输,支持点对点、多对多等多种通信模式。SRIO接口的特点包括高带宽、低延迟、高效率、低功耗,并具备容错机制和流量控制功能。逻辑层:负责管理芯片间的通信,定义了数据包的格式和处理流程。物理层:涉及电气特性和物理连接,实现数据的高速串行传输。事务层:处理流量控制和维护等功能,确保数据传输的可靠性和效率。原创 2024-10-24 10:15:00 · 1736 阅读 · 0 评论 -
AXI接口的实现逻辑和底层原理,在FPGA中如何实现AXI接口,一篇文章足以搞明白!!!
AXI(Advanced eXtensible Interface)接口是一个点对点的接口,用于连接高性能的片上系统(SoC)中的处理器、外围设备、内存和其他IP核。以下是对AXI接口的详细解析,包括FPGA实现的原理、逻辑、速度以及详细的细节知识点。原创 2024-10-24 09:00:00 · 933 阅读 · 0 评论 -
新手入门FPGA和老鸟进阶FPGA,看看FPGA现在需要哪些新技术和新方向!!!
加入FPGA相关的开源项目和社区,如GitHub、Xilinx Open Source、Intel FPGA Community等,可以获取实际应用案例和交流经验。:FPGA用于实现车辆网络协议的转换和处理,支持CAN、LIN、FlexRay和Ethernet等标准。:FPGA与CPU、GPU等处理器结合,形成异构计算平台,用于高性能计算和复杂的数据处理任务。:FPGA用于实现网络功能虚拟化,提供灵活的网络服务,如负载均衡、防火墙和深度包检测。:低压差分信号,用于高速数据传输,常用于视频和图像信号。原创 2024-10-23 08:45:00 · 1021 阅读 · 0 评论 -
FPGA的发展前景如何,这个行业到底是怎么样的,让你一篇文章了解大概!!!
总体而言,FPGA的未来发展将依赖于其能否继续提供独特的价值,同时应对来自其他技术的挑战。随着技术的进步和市场需求的变化,FPGA有望在多个领域保持其重要地位。:FPGA将在数据中心中扮演更重要的角色,特别是在加速AI推断方面。:随着5G和未来通信技术的发展,FPGA将用于支持多标准和多频段。:FPGA将面临来自ASIC、GPU和其他加速器的更激烈竞争。:政府对半导体行业的支持可能会影响FPGA的研发和应用。:FPGA将集成更多高级功能,提高性能和降低功耗。:对于特定任务,FPGA的功耗可能高于ASIC。原创 2024-10-22 21:49:47 · 1096 阅读 · 0 评论 -
Verilog代码如何写的效率高,避免繁杂冗余,避免屎山代码!!!FPGA代码编写
在Verilog中,编写高效的代码通常涉及到硬件描述语言(HDL)的特定技巧,这些技巧可以减少资源消耗、提高时钟频率、降低功耗等。在这个示例中,我们创建了一个流水线化的加法器,它使用三个寄存器来存储中间结果,以提高时钟频率。通过在每个时钟周期内完成一部分操作,我们可以提高整体性能。请注意,这只是一个简单的示例,实际的Verilog代码可能需要更复杂的优化策略。此外,代码优化应该基于实际的设计需求和性能测试结果,避免过度优化。原创 2024-10-06 08:00:00 · 875 阅读 · 0 评论 -
verilog代码怎么写,好的代码风格真的很重要,快来学习!!!
编写清晰的Verilog代码是确保设计可靠性和可维护性的关键。以下是一些编写清晰Verilog代码的技巧和示例,以帮助您提高代码质量。原创 2024-10-06 06:00:00 · 547 阅读 · 0 评论 -
FPGA中的亚稳态到底是什么玩意??不要慌,这篇文章告诉你!!!
亚稳态指的是触发器在不确定的状态下,既不是明确的“0”也不是明确的“1”,而是处于两者之间的状态。这样可以减少亚稳态发生的概率。例如,具有更短建立时间和保持时间的触发器,或者具有特殊设计的触发器,如零保持时间触发器。:在时钟域交叉时,使用异步复位信号和时钟使能信号来控制数据传输,可以提供额外的控制机制来减少亚稳态的发生。:双沿触发器在上升沿和下降沿都可以触发,这可以提供更多的机会来稳定信号,从而减少亚稳态的发生。:在某些设计中,可能需要使用多于两级触发器的同步器来进一步减少亚稳态的发生概率。原创 2024-10-04 08:30:00 · 271 阅读 · 0 评论 -
Verilog语法学习大全!!一篇文章就搞定!!!快来学习(四)!!
书籍:有许多关于Verilog语法的书籍,如《Verilog HDL: A Guide to Digital Design and Synthesis》和《Verilog by Example》。以下是对Verilog语法的详细介绍,希望能帮助您更好地理解和使用Verilog。module 模块名 ( 输入端口列表, 输出端口列表, 输入/输出端口列表 );模块名 实例名 ( .输入端口名 (连接信号), .输出端口名 (连接信号), .输入/输出端口名 (连接信号) );// 任务内容 endtask。原创 2024-10-01 08:00:00 · 532 阅读 · 0 评论 -
Verilog语法学习知识点详解,需要注意哪些点,快来看看(四)!!!
Verilog是一种硬件描述语言(HDL),用于数字电路设计的建模和仿真。原创 2024-10-01 06:00:00 · 383 阅读 · 0 评论 -
Verilog学习大全,一篇文章让你直接清醒,史上最全verilog学习流程,这个务必要收藏(三)!!!
Verilog是一种用于硬件描述的语言,广泛应用于FPGA和ASIC设计。它允许设计者使用类似于编程语言的方式来描述数字电路的行为和结构。原创 2024-09-30 08:52:58 · 754 阅读 · 0 评论 -
在学习FPGA之前,到底要做哪些知识储备和整理,数电模电不可或缺(二)!!!
在FPGA(现场可编程门阵列)中,虽然主要处理的是数字信号,但了解一些模拟电子知识也是有益的,尤其是在需要与外部世界接口或者需要处理模拟信号的情况下。原创 2024-09-30 08:42:25 · 1760 阅读 · 0 评论 -
FPGA到底要怎么学?一篇文章直接让你搞清楚!!!
学好FPGA(现场可编程门阵列)涉及理论学习和实践操作的结合。以下是学习FPGA的基本流程和建议:关注我,我会更新更多的知识,这会给你很多的帮助。原创 2024-09-29 16:20:36 · 792 阅读 · 0 评论