元器件基础学习笔记——金属氧化物半导体场效应晶体管 （MOSFET）

        场效应晶体管（Field Effect Transistor，FET）简称场效应管，是一种三端子半导体器件，它根据施加到其其中一个端子的电场来控制电流的流动。与双极结型晶体管 （BJT） 不同，场效应晶体管 （FET） 使用电场而不是电流来控制电荷的流动。FET 由三个主要组件组成：源极、漏极和栅极。源极负责提供电流，而漏极充当输出端子。另一方面，栅极通过改变电场来控制源极和漏极之间的电流流动。

        FET 主要分为三种类型：
        ● 结型场效应晶体管 （JFET）
        ● 金属氧化物半导体场效应晶体管 （MOSFET）
        ● 绝缘栅双极晶体管 （IGBT）

一、MOSFET的结构

        MOSFET使用半导体材料（通常是硅）构建，其中一层薄薄的绝缘氧化物将栅极与半导体通道隔开。MOSFET 是一种四端子器件，由以下组件组成：
        ⚪ 栅极（Gate）：通过电压产生电场控制沟道导电性
        ⚪ 源极（Source）：提供载流子
        ⚪ 漏极（Drain）：收集载流子
        ⚪ 衬底（Body）：衬底位于器件最底层，支撑源极、漏极和沟道区域，形成PN结隔离
        ⚪ 氧化层（Oxide Layer）：绝缘体，用于隔离栅极与半导体，防止漏电

        MOSFET结构图如下：

        实际应用中MOSFET衬底通常与源极短接，因此常视为三端子器件，以NMOS为例：

二、MOSFET类型

        MOSFET可以根据结构导电沟道、材料和工艺、应用场景进行分类：

        常见的四种MOSFET类型及其符号：

三、MOSFET工作原理

1.1 沟道的形成

        MOSFET栅极电压Vg在绝缘层下方的衬底表面产生垂直电场，该电场会改变衬底表面的载流子分布（排斥衬底表面多子，吸引少子）；当Vg电压增大/减小至超过阈值电压时，衬底表面少子浓度超过多子，形成与源漏同型的反型层（沟道），连接源漏，使电流导通。

        以NMOS为例，导电沟道形成的具体过程及阶段特点如下：

        ⚪ Vg=0V：初始状态
        ◆ 源漏与衬底间的PN结处于反向偏置，无导电沟道，Id=0A。

        ⚪ 0＜Vg＜Vth：耗尽层形成
        ◆ 栅极正电压在绝缘层下方产生垂直电场，排斥 P 型衬底表面的空穴（多子），吸引电子（少子），空穴被排斥后，衬底表面留下带负电的受主离子，形成耗尽层（无自由载流子，高阻抗）。
        ◆ 耗尽层宽度随着Vg增大而增加，但耗尽层电阻极高，源漏间仍无电流。

        ⚪ Vg=Vth：反型层形成阶段
        ◆ 少子积累形成与源漏同型的导电层，厚度约10~20纳米
        ◆ 反型层初步形成，但载流子浓度较低，电流Id微弱。

        ⚪ Vg>Vth：沟道增强阶段，沟道导通
        ◆ Vg越大，电场越强，反型层电子浓度与（Vg-Vth）近似成正比，沟道导电性增强
        ◆ 当Vds较小时，Id与Vg成线性关系，等效为压控电阻
        ◆ 当Vds≥Vg-Vth时，漏极端沟道夹断，Id进入饱和，仅由Vg决定
        ◆ Vg越大，沟道电子浓度越高，跨导gm（Id对Vg的敏感度）越高

        耗尽层（Depletion Region）

        以N沟道MOSFET为例，衬底为P型硅（多子为空穴，少子为电子），栅极与衬底之间存在二氧化硅绝缘层。当栅极施加正电压（Vg > 0）时，产生垂直向下的电场，将 P 型衬底表面的空穴（多子）排斥到衬底内部，同时吸引电子（少子）向表面迁移。空穴被排斥后，衬底表面留下未被中和的受主离子（带负电），形成一个无自由载流子的区域，即耗尽层。

        ◆ 形成条件
        1）栅极电压作用：0<Vg<Vth时，耗尽层随Vg增大而展宽

        ◆ 特点
        1）载流子特性：耗尽层内几乎无自由载流子（多子被耗尽，少子未大量积累），呈高阻抗。
        2）电场分布：耗尽层内存在自建电场（从 N 区指向 P 区），阻碍少子进一步迁移。
        3）宽度调控：耗尽层宽度与栅压、衬底掺杂浓度相关。
        4）动态变化：当Vg减小时，耗尽层宽度收缩；Vg=0V时，耗尽层消失。

        反型层（Inversion Layer）

        当栅压超过阈值电压（Vg>Vth）时，电场强度足够强，吸引的电子（少子）浓度超过衬底表面的空穴（多子）浓度，导致衬底表面的导电类型从P型反转为N型，形成反型层（导电沟道）。

        ◆ 形成条件
        1）栅极电压作用：Vg＞Vth

        ◆ 特点
        1）导电特性：反型层是MOSFET的核心导电区域，电子浓度随Vg增大而线性增加。
        2）电流调控：反型层的导电性直接决定漏极电流（在线性区，Id与反型层电子浓度成正比；在饱和区，反型层漏端夹断，但整体仍由Vg控制Id）

1.2 沟道长度调制效应

        沟道长度调制效应是指在MOSFET的饱和区工作状态下，漏极电压Vds升高导致有效沟道长度（Leff​）缩短，从而使漏极电流Id随Vds增加而缓慢上升的现象。该效应是实际MOSFET与理想模型的重要偏差之一，尤其在短沟道器件中更为显著。

        以NMOS为例：

        ⚪ 楔形沟道的形成
        当Vgs＞Vth时，栅极下方的 P 型衬底表面发生反型，形成 N 型导电沟道（电子作为载流子）。此时，若漏源间施加电压Vds，电子将从源极流向漏极，形成漏极电流Id。
        ◆ 当Vds​>0时，漏极电压沿沟道产生横向电场，导致沟道内各点位电位不同（漏极→源极：Vds→0V）；同时，栅极电压Vgs在沟道中产生垂直电场，其强度从源端到漏端逐渐减弱
        ◆ 当Vds＜Vgs-Vth时，漏端的有效电压低于源端，导致漏端沟道厚度小于源端

        ⚪ 夹断点的形成
        当Vds=Vgs-Vth时，漏极附近的有效栅压不足以维持反型层，沟道在漏极附近被 “夹断”（pinch-off），形成耗尽区。此时，沟道形状从源端到漏端呈楔形分布，漏端沟道厚度为0。

        ⚪ 耗尽区扩展与有效沟道缩短
        随着Vds进一步升高，漏极耗尽区向源极方向扩展，导致有效沟道长度缩短。而沟道电阻与沟道长度成正比，因此当有效沟道长度缩短时，沟道电阻会随之降低，最终导致Id会随着Vds增加而上升，偏离理想饱和区的恒流特性。

        Id随Vds变化的理想曲线与实际曲线如下图所示：

        此外，夹断点形成后，漏极电流Id由两部分组成：
        ◆ 沟道电流：电子从源极漂移至夹断点
        ◆ 耗尽区电流：电子通过耗尽区的漂移 - 扩散机制到达漏极。
        因此，当Vds升高时，会导致耗尽区电场增强，加速电子输运，从而进一步增大Id。

1.2.1 为什么MOSFET沟道“夹断”仍有电流

        当栅极电压Vgs大于阈值电压Vth时形成了沟道，而漏极电压Vds增加到一定程度（Vds＞Vgs-Vth）时，沟道会在靠近漏极的一端发生“夹断”（Pinch-off）。但电流并没有消失，而是趋于饱和。

        关键点
        电流并没有在物理上“穿过”夹断区内部的一个导电沟道，而是由夹断区强大的横向电场将载流子“拉”过去。

        电流穿过夹断区域的具体过程（以NMOS为例）
        ◆ 夹断≠沟道完全消失，而是漏极侧沟道被耗尽层 “阻断”，但源极到夹断点之间仍有导电沟道。载流子（电子）通过漂移运动（由沟道内横向电场驱动）从源极到达夹断点。
        ◆ 夹断后，漏极与衬底之间的PN结处于反向偏置状态，耗尽层内产生极强的横向电场（从漏极指向衬底）。从源端沟道区到达夹断点的载流子，被这个强大的横向电场加速（扫过）穿过夹断区，最终到达漏极，形成漏极电流Id。这个运动本质上是漂移，但由于电场极强，载流子速度达到饱和。

1.2.2 夹断区域耗尽层的压降

        当Vds>>Vg-Vth时，夹断区域存在很大的压降，而且是Vds中绝大部分电压降所在。

        电压分布：
        ◆ 从源极（0V）到夹断点，电压缓慢升高到Vgs-Vth，这个区域的压降相对较小。
        ◆ 从夹断点电压（Vd（sat））到漏极电压Vds，中间电压差为耗尽层的压降，该压降全部由漏极与衬底之间的N结反向偏置承担：

ΔV=Vds-（Vg-Vth）

        夹断区是耗尽区，载流子浓度极低，电阻非常高。根据欧姆定律，在电流Id基本恒定的情况下（饱和区电流主要受Vgs控制，对Vds变化不敏感），高电阻区域必然承受高电压降。

1.3 体效应

        MOSFET的体效应（Body Effect），也称为衬底偏置效应或背栅效应，是指MOSFET源极与衬底（体端）之间的电压差Vsb会改变器件的阈值电压Vth的现象。
        ◆ 当 MOSFET 的源极与衬底之间存在电位差（以NMOS为例，源极电位高于衬底，即Vsb＞0V）时，源极-衬底PN结处于反偏状态，耗尽层宽度展宽。
        ◆ 耗尽层内的空间电荷加，为维持电中性，栅极需要施加更高的电压以诱导足够的载流子（NMOS 中的电子）形成沟道，导致阈值电压Vth升高。

        体效应作用下下的阈值电压

        ：为0V时的阈值电压    
        ：体效应系数

                ：电子电荷
                ：硅介电常数
                ：P型衬底掺杂浓度
                ：单位面积栅氧电容

        ：衬底费米势

                ：硅本征载流子浓度

        体效应对MOSFET性能的影响

        1）阈值电压Vth漂移：阈值电压升高（NMOS）或绝对值增大（PMOS），使器件更难导通
        2）漏极电流Id减小：数字电路延迟增大，模拟电路摆率（Slew Rate）降低
        3）跨导gm降低：跨导反映栅压对电流的控制能力，体效应影响放大器增益（增益下降）
        4）开关速度下降：充放电时间增加，开关延迟延长（需要更大的Vgs驱动电压）
        5）功耗变化：静态功耗降低，但驱动电压升高可能增加翻转功耗

1.4 短沟道效应

        MOSFET的短沟道效应（Short-Channel Effects, SCE） 是当沟道长度缩小至与耗尽区宽度相当时（通常L<1μm）出现的非理想物理现象，此时传统长沟道理论不再适用，器件特性发生显著变化。

        半导体器件小型化通过缩小MOSFET尺寸实现了集成密度与速度的提升，但沟道长度的缩短同时会带来阈值电压Vth显著下降的问题。这是由于源漏结耗尽层扩展至沟道，部分沟道电荷被源漏电场控制，而非栅极电场，导致形成沟道所需的栅压降低。

        MOSFET短沟道效应的核心表现

        ⚪ 穿通效应（Punch-Through）

        当 MOSFET 的沟道长度较短时，在漏极施加反偏电压后，漏极与衬底形成的 PN 结耗尽区会延展。当耗尽区扩展到与源极相连时，源漏之间无需开启就形成了低阻通路，载流子可以直接从源极漂移到漏极，形成穿通电流。以 NMOS 为例，源极的部分电子进入耗尽区后，会被电场直接扫进漏极，进而被漏极收集，从而实现电流从源极到漏极的导通。

        穿通效应会导致器件的关断电流大幅增加，器件无法有效地截止，严重影响器件的性能和可靠性，使其丧失正常的开关功能。

        ⚪ 漏致势垒降低（DIBL）

        在短沟道MOSFET中，当沟道长度减小、漏源电压Vds增加时，漏结与源结的耗尽层靠近，沟道中的电力线可以从漏区穿越到源区。这会导致源极端势垒高度降低，使得源区注入到沟道的电子数量增加，结果漏极电流增加。本质上是由于漏极电压产生的电场渗透到源极附近，分担了部分栅极对沟道的控制作用，从而导致阈值电压降低。
        ◆ 下图[1]为长沟到下的能量势垒，随着沟道长度减小会向图[3]变化

1.5 工作区域

        ⚪ 截止区（Cutoff Region）
        ◆ 条件：Vgs＜Vth（栅极电压小于阈值电压）
        ◆ 状态：沟道未形成，漏源间无导电通道，仅有极微弱的漏电流。

        ⚪ 线性区（Linear Region，也称欧姆区）
        ◆ 条件：Vgs＞Vth 且 Vds＜Vgs-Vth
        ◆ 状态：栅极电压形成导电沟道，漏源电压在沟道中产生电场，载流子（电子或空穴）沿沟道漂移形成电流。此时Id与Vds近似成线性相关，故称为 “线性区”，器件等效为受Vgs控制的可变电阻，Vgs越大，电阻越小。

        ⚪ 饱和区（Saturation Region，也称有源区）
        ◆ 条件：Vgs＞Vth 且 Vds＞Vgs-Vth
        ◆ 状态：漏端沟道夹断（Pinch-off），夹断点向源端移动。此时，Id几乎不随Vds变化，仅由Vgs决定，呈现近似 “恒流” 特性（因 “沟道长度调制效应” Id略有上升）。

        ⚪ 击穿区（Breakdown Region）
        ◆ 条件：Vds＜V(br)ds（漏源电压超过器件的击穿电压）
        ◆ 状态：当Vds过高时，漏极与衬底间的PN结发生雪崩击穿或齐纳击穿，载流子在强电场中碰撞电离，产生大量电子-空穴对，导致电流急剧上升。此时，Id随Vds指数级增长，器件发热严重，若不限制电流将永久损坏。

四、MOS管主要参数概述