Cadence SIP Layout 简单教程-第三章

最新推荐文章于 2025-05-29 17:27:25 发布
原创 最新推荐文章于 2025-05-29 17:27:25 发布 · 5k 阅读 · 23 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文详细介绍了Allegro SiP布线与Wire-Bond设置的过程，包括设置线宽、使用引导线添加Wire-Bond指针的方法，并提供了布线注意事项。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1. 画Wire-Boud

画Wire-Boud前需要做一些设置，选择Routing - Wire boud - Setting打开设置界面。

1. 设置线宽，点击打开View/Edit wire profiles 设置线宽20um

Cadence SIP Layout 简单教程-第三章 - whp1920 - whp1920的技术博客
2. 命令Routing - Wire boud - Add,打开添加wire boud界面，在右侧Option可以做一些设置，然后点击添加boud finger
 补充一段，有引导线添加boud finger方法，
1. 选择Route - Wire Bond - Add/Edit Guid Paths
2.点击DIE封装，右击选择Add Guid,然后在右边Option中设置
3. 设置好后点击Create guide path 创建引导线，可以north,east,south,west分别设置。
设置好引导线后，添加boud finger时Pattern style 选择 ON path就可以按引导线放置finger了
 
至此，allegro sip需要设置的地方及注意点基本讲解到，后面就是布线部分了，因为布线注意点繁杂讲解也不一定讲到点子上，以后还是在布线时，碰到具体问题再具体分析吧。
 
 （完）
whp1920
关注
Cadence SIP Layout 简单教程-第一章
whp1920的博客
05-27 1万+
以摄像头模组软硬结合板为例，描述layout的整个完整过程，从而掌握基本技能。 第一章 准备工作 第一节 原理图不用说layout前需要绘制原理图，原理图不在本文讨论范围内，所以列为准备工作。 需要特别说明的是，绘制原理的最终目的是导出网络表，网络表中的重要参数footprint是让layout软件选择正确封装的关键，所以这里讲解一下原理图设置footprint的位置。在原理图中双击零件，...
Cadence——布局部分相关教程
haonanyayaya的博客
01-22 3874
（一）中英文切换（二）常用页面介绍(三)快捷键和Stroks命令介绍（四）Capture与PCB Editor同步网表与错误解析（五）PCB Editor后台放置元器件（六）手工添加元器件与网络修改（七）DXF文件导入与PCB板框定义（八）PCB Editor软件精准定位与坐标定位（九）Capture与PCB Editor交互式布局与模块化（十）Editor软件Class与Sub-Class介绍（十一）器件移动、旋转、对齐、镜像操作（十二)锁定与解锁操作介绍（十三）相同模块复用（十四）测量、查询操作
Cadence Allegro中设置主画面最小显示间距
最新发布
qq_30882617的博客
05-29 833
例如板厂最小间距 3mil → 显示精度设为 0.3mil。⚠️ 注：1 mil = 0.0254 mm，（即画布显示精度）时，需平衡。当处理以下设计时，必须设置。
Cadence SIP Layout 简单教程-第二章
whp1920的博客
12-24 6555
[从whp1920 网易博客迁移至CSDN] 第一章在正式布线之前做了必须做的准备工作，下面进入正题，打开Candence SIP RF Layout GXL软件。 第一节 导入外形尺寸 打开SIP设置文件保存路径，如下图所示进入导入DXF页面，选中前一章时画好的外框图。打开导入界面后，再进入DXF In Edit/View Layers界面选择所有层，导入Class选择DRAWING FOR...
cadence layout 教程
04-29
Virtuoso Layout Editor Module 3 Layout Generation Module 4 Editing Virtuoso-XL Placement Module 5 Creating Interconnect in Virtuoso-XL Module 6 Wire Editor 。。。。。。。。。。。。 Module 12 Placement Planning and AutoPlacer
Cadence系统级封装设计 Allegro Sip APD设计指南
12-08
Cadence系统级封装设计 Allegro Sip APD设计指南
(超级详细教程)cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目
热门推荐
wang201938的博客
12-03 6万+
cadence从原理图到版图layout,DRC、LVS、PEX、RVE后仿真AMS完整流程+SAR ADC项目+Bandgap LDO+Buck DCDC
cadence讲义_layout讲义(清华微电子所).ppt
05-28
cadence讲义_layout讲义(清华微电子所).ppt 经典学习资料 请识货者收藏和下载，很好资料哦
cadence sip 教程
08-17
- *1* *2* [Cadence SIP Layout 简单教程-第二章](https://blog.csdn.net/whp1920/article/details/103678316)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
cadence sip教程
09-03
- *1* *2* [Cadence SIP Layout 简单教程-第二章](https://blog.csdn.net/whp1920/article/details/103678316)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
cadence如何导入gds_如何利用Allegro SiP Layout 5步实现复杂引线框架封装设计？
weixin_39672572的博客
11-19 2520
随着技术的发展，引线框架封装设计变得越来越复杂。新材料和制造工艺的出现，使得封装中可以有更多有源和无源元件，同时新的接合能力扩展了可用引脚数量。 与此同时，信号完整性、电源完整性和温度完整性挑战也随之增加。以前可以在机械CAD工具中完成的简单设计，现在需要接受更为严格的设计规则检查。运行信号完整性(SI)分析和制造检查也势在必行。那么，如何顺利完成复杂引线框架封装设...
新手的Cadence Allegro 教程
03-27
非常适合新手的Cadence Allegro 教程，内容详细，从原理图，PCB封装，布局整个流程，每个功能讲解细致。非常适合新手，老手请自行绕道
cadence layout 版图绘制技巧
m0_55888197的博客
11-20 4万+
以绘制版图为中心，简要介绍了作者认为比较有价值的一些layout 版图绘制技巧。
基板绘制工具SIP使用入门
weixin_42693135的博客
01-26 1877
基板绘制工具SIP使用入门，快捷键怎么用；OSP和ENEPIG区别。
Cadence Virtuoso Layout 版图绘制
bobo_supper的博客
12-05 2万+
画好原理图，打好pin脚（pin最好以全大写的形式书写，以防后续操作中可能出现Bug） 查看所使用工艺库的design rule文件，确定栅格单位设置大小 在准备绘制的原理图界面启动layout XL/GXL 在layout界面按e，设置网格大小与design rule匹配 直接根据原理图生成版图 根据原理图连接关系显示版图中未连接的飞线 查看和更改原理图与版图中器件对应的链接关系 shift + f：显示器件版图细节 版图的构成：元器件（工艺厂商提供）、器件连接、阱连接、IO和PAD模拟电路
Cadence从原理图导入器件到layout步骤
weixin_41343207的博客
05-01 1万+
1、从原理图导入器件到layout步骤 在原理图界面点击Launch（发行）->Layout XL在弹出的窗口中layout选Create New ；Configuration（配置）选Automatic（自动）。后点击OK就行 在弹出的layout界面中点击connectivity（连接）->Gennerate（形成）->All From Source在弹出的界面中只选择第...
cadence sip报错_Cadence Allegro SiP and IC Pac
weixin_39646628的博客
12-21 600
Cadence Allegro SiP and IC Packaging 16.3版推出Cadence设计系统公司宣布，利用最新的系统封装(SiP)和IC封装软件，封装设计者将在芯片封装协同设计过程中和整个半导体设计链中担当更重要的角色。Cadence Allegro 16.3版提供的新产品的SiP Layout XL，它将协同设计直接融入封装设计环境中。新的协同设计技术支持在封装和芯片设计团队共...
14—Advanced Package Designer SiP Layout
零零刷的博客
12-11 402
本文主要讲解了Advanced Package Designer SiP Layout的相关知识。
Allegro基本规则设置指导书之Same Net Spacing规则设置
weixin_54787054的博客
11-05 3727
线到线，通孔pin，表贴pin，测试pin，通孔Via，盲埋孔，测试孔，微孔，铜皮，Bond finger，hole之间的间距。Allegro基本规则设置指导书之Same Net Spacing规则设置。下面介绍基本规则设置指导书之Same Net Spacing规则设置。设置pin到其它的间距，通孔pin和表贴pin。设置Bond Finger到其它的间距。设置Line到其它的间距规则。设置shape到其它的间距。设置Hole到其它的间距。打开或者关闭同名网络开关。设置Via到其它的间距。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值