光电也是电的博客

乘积和（Sum-of-Products）意味着使用每一行真值表的一个N输入与门（AND gate），以检测输入何时与每一行匹配，然后再使用一个或门（OR gate）来选择那些结果为'1'的行。在上述示例中，当输入匹配第2行、第3行、第5行或第7行时，输出为'1'（这需要一个4输入的或门）。如果输入匹配第2行，则x3=0，x2=1，x1=0（这需要一个3输入的与门）。（输入是___）时，（输出应该是___）”。这通常与顺序编程问题的思考方式相反，在顺序编程中，首先关注输入，然后决定行动（或输出）。

历史缓冲区，作用就是记录最近跳转的信息，供预测器使用。值得注意的就是当发生预测失败，需要冲刷流水线，在预测失败之后的预测（younger）都需要从历史缓冲区中冲刷掉。

4. Verilog不允许在同一个声明语句中混合不同位宽的变量，除非显式地为每个变量指定类型和位宽。1. tb不需要写input、tb需要调用子模块、initial对于clk的编写方法。2. 输出特定波形，这里需要output ，可能是因为没有调用子模块。块中被赋值的变量类型，因此在。类型的变量是唯一可以在。

现在我打算用米利机实现功能,对于状态划分有些许疑惑,从状态机功能角度考虑,无非就是对输入取反与否两种状态,但是在Moore机中额外加入了一个状态(第一次遇到1),但在功能上它应该和第一种状态一样(保持不变),它的作用就是描述机器第一次读取到了1,现在把他俩合并了,相比于Moore就实现了快一个周期但这题似乎mealy和Moore界限不是很清晰?

再次总结两种风格，第一种从。）但是我认为这种方式不利于读取帧之间的有用数据.代码如下。），第二种风格比较容易理解，状态图如下，，我用了两种风格去写状态机，对于第一种风格，，抛弃插入位，读到结束帧，错误状态）另外第一种风格状态分配还可以继续更改。出发（空闲，读到起始帧，读取有用。（即开始帧与结束帧合并为。信号的组合用计数器包含。定义拓展为空闲态受到。现在不止包括有用信号。

的题卡很久，但都是因为很多小毛病：位宽分配有问题（对于三位，最多计算到8-1），少提交一个信号（奇偶校验时的in），状态划分有问题（空闲态，准备态，信号态，奇偶校验态，停止态，错误态），中间寄存器应该在空闲态恢复初始，停止态（代表正确工作完毕）应该判断是否转准备态，否则会漏一拍。思路就是继续划分状态,接收态b,接收态c,接收态d;这里划分为:空闲态,准备态(接收信号低),接收态(8个信号),决策态(判断结束信号是否为高),错误态,正确态(其next应该与准备态一致,保证连续工作)。因此这两种状态也要区分;

最后一个bug,计时不准,但是前几次仿真工作循环都是正确的,在这个工作循环内仿真却少了一个时钟周期,我不明白为什么会出现这种情况,前面仿真中包括了count=1,e;都没有问题为什么在这里出错了?求指教

3. 位宽分配、变量与子模块名重复、选择器拓展方法与位分配。5. 避免out/valid数据锁存。1. 位宽分配、逻辑运算自动补位。

关于2的补码 - 阮一峰的网络日志

感觉我似乎对状态机有更深的理解了,状态机的状态其实就是可能性的排列组合,在组合数少的情况下,根本没有必要给状态起名,起名意味着概括,概括意味着背后会有复杂的电路关系。

【代码】Verilog学习-HDLBits-状态机-二进制补码生成器。