CPLD/FPGA/Verilog_设计资料_高性能电路设计

本文探讨了电子领域中电路设计人员如何实现电路面积最小化的目标,包括采用并行处理和流水线结构来提升速度,利用高性能电路结构进行资源共享,并通过代码编写优化等手段减少电路规模。

电子领域,工程设计人员期望电路的面积最小化,不仅降低了成本而且提高了产品的便携性。通常要考虑三个方面的问题:

  1. 复杂的电路设计,采用并行的处理方式和流水线的结构以提高电路的速度,相反,电路的面积也会增大。
  2. 电路综合的时候,自动生成的代码到门级电路的转化,经验和水平会导致电路增大
  3. 设计工程师需要考虑低面积消耗、低功耗、高速等技术指标
  • 更新复杂系统的算法或者系统机构,减少电路的规模
  • 使用更高工艺的FPGA,减少芯片面积
  • 设计高性能的电路结构(资源共享、流水线、端口排序)

电路面积优化

实现目标功能的前提下,尽可能减少电路的规模、提高电路的速度和减少电路的功耗等三项主要屋里指标

代码编写优化


评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值