SDC命令详解:使用get_lib_pins命令进行查询

相关阅读

SDC命令详解https://blog.csdn.net/weixin_45791458/category_12931432.html?spm=1001.2014.3001.5482


目录

        指定静默

        指定使用正则表达式

        指定精确匹配

        指定大小写不敏感

        指定过滤

        指定patterns参数

        指定设计对象


        get_lib_pins命令用于创建一个库单元引脚对象集合,关于设计对象和集合的更详细介绍,可以参考下面的博客。需要注意的是,在有些工具中还存在get_lib_pin命令,它们没有任何差别。 

Synopsys:设计对象https://chenzhang.blog.csdn.net/article/details/147015140?spm=1001.2014.3001.5502


        本文针对Design Compiler,但该命令同样存在于PrimeTime、IC Compiler等工具中,它们大致相同,略有差别。get_lib_pins命令的BNF范式(有关BNF范式,可以参考以往文章)为: 

get_lib_pins
    [-quiet]
    [-regexp | -exact]
    [-nocase]
    [-filter expression]
    [patterns | -of_objects objects]
    //注:该命令的选项和参数顺序任意

指定静默

        -quiet选项用于指定静默输出,如果尝试匹配的库单元引脚对象不存在,不会报错或警告(不过语法错误仍会报错),如例1所示。

// 例1
dc_shell> get_lib_cells a
Error: Can't find lib_cell 'a'. (UID-109)
dc_shell> get_lib_cells -quiet a
dc_shell> 

指定使用正则表达式

        -regexp选项用于指定使用正则表达式,patterns参数将被视为正则表达式,而不是通配符模式串(默认),如例2所示。该选项还会修改-filter选项的expression过滤表达式中=~和!~的行为,使其使用正则表达式,而不是通配符模式串。

        需要注意的是,正则表达式默认是开头和结尾“锚定”的:即表达式被假定为从对象名称的开头开始匹配,并在对象名称的结尾结束匹配,可以通过在表达式的开头或结尾添加".*"来扩大匹配范围。

        -regexp选项和-exact选项是互斥的,只能使用其中一个。

// 例2
dc_shell> get_lib_pins -regexp {fast/AND2X1/A}
{fast/AND2X1/A}
dc_shell> get_lib_pins -regexp {fast/AND2X1/}
Error: Can't find lib_pin 'fast/AND2X1/'. (UID-109)
dc_shell> get_lib_pins -regexp {ast/AND2X1/A}
Error: Can't find lib_pin 'ast/AND2X1/A'. (UID-109)
dc_shell> get_lib_pins -regexp {.*ast/AND2X1/A}
{fast/AND2X1/A}
dc_shell> get_lib_pins -regexp {fast/AND2X1/.*}
{fast/AND2X1/A fast/AND2X1/B fast/AND2X1/Y}

指定精确匹配

        -exact选项用于指定精确匹配,patterns参数将不被视为正则表达式或通配符模式串(默认),如例3所示。该选项还会修改-filter选项的expression过滤表达式中=~和!~的行为,使其不被视为正则表达式或通配符模式串。

        -regexp选项和-exact选项是互斥的,只能使用其中一个。

// 例3
dc_shell> get_lib_pins fast/AND2X1/*
{fast/AND2X1/A fast/AND2X1/B fast/AND2X1/Y}
dc_shell> get_lib_pins -exact fast/AND2X1/*
Error: Can't find lib_pin 'fast/AND2X1/*'. (UID-109)

指定大小写不敏感

        -nocase选项用于指定patterns参数和-filter选项的expression过滤表达式中==、=~和!~不区分大小写,如例4所示。

// 例4
dc_shell> get_lib_pins FAST/AND2X1/A
Error: Can't find lib_pin 'FAST/AND2X1/A'. (UID-109)
dc_shell> get_lib_pins -nocase FAST/AND2X1/A
{fast/AND2X1/A}

指定过滤

        -filter选项指定基于库单元引脚属性对得到的库单元引脚对象集合进行过滤,如例5所示。类似于filter_collection命令那样,可以使用==、!=、>、<、>=、<=、=~、!~构成布尔表达式,其中=~和!~支持在布尔表达式右端使用正则表达式或通配符。使用list_attributes -class lib_pin -application命令可以列出一个库单元引脚对象可以拥有的属性(Attribute)。

// 例5
dc_shell> get_lib_pins fast/AND2X1/* -filter capacitance<0.002
{fast/AND2X1/A fast/AND2X1/B fast/AND2X1/Y}

指定patterns参数

        patterns参数用于指定一个字符串,根据-regexp选项和-exact选项的指定情况,作为正则表达式、通配符模式串或普通字符串。该字符串中可以包含层次分隔符/和通配符*与?,需要注意的是,通配符不能匹配层次分隔符/。

        patterns参数和-of_objects选项是互斥的,只能使用其中一个。

指定设计对象

        -of_objects选项用于指定设计对象,创建与这些设计对象相联系的库单元引脚对象集合。对象可以是库单元(Lib Cell)和库单元实例引脚(Lib Cell Instance Pin),如例6所示。

        patterns参数和-of_objects选项是互斥的,只能使用其中一个。

// 例6
dc_shell> get_lib_pins -of_objects [get_pins u_middle/U4/Y]
{fast/OR2X1/Y}
这是sdc=SDC FILE==================# #=============================== # 1.reset design frist #=============================== reset_design #=============================== # 2.define clock #=============================== set SYS_CLK sys_clk set SYS_CLK_PERIOD 250 create_clock -name ${SYS_CLK} -period ${SYS_CLK_PERIOD} [get_ports ${SYS_CLK}] set_ideal_network [all_clocks] set_dont_touch_network [all_clocks] set_drive 0 [all_clocks] set_clock_uncertainty -setup 1 [get_clocks ${SYS_CLK}] set_clock_uncertainty -hold 0.5 [get_clocks ${SYS_CLK}] set_clock_transition -max 1 [get_clocks ${SYS_CLK}] set_clock_latency -max 1 [get_clocks ${SYS_CLK}] # set_clock_uncertainty -setup [expr ${SYS_CLK_PERIOD}*0.025] [get_clocks ${SYS_CLK}] # set_clock_uncertainty -hold [expr ${SYS_CLK_PERIOD}*0.00001] [get_clocks ${SYS_CLK}] # set_clock_transition -max [expr ${SYS_CLK_PERIOD}*0.0125] [get_clocks ${SYS_CLK}] # set_clock_latency -max [expr ${SYS_CLK_PERIOD}*0.025] [get_clocks ${SYS_CLK}] # set_clock_uncertainty -setup [expr ${SENSE_CLK_PERIOD}*0.025] [get_clocks ${SENSE_CLK}] # set_clock_uncertainty -hold [expr ${SENSE_CLK_PERIOD}*0.00001] [get_clocks ${SENSE_CLK}] # set_clock_transition -max [expr ${SENSE_CLK_PERIOD}*0.0125] [get_clocks ${SENSE_CLK}] # set_clock_latency -max [expr ${SENSE_CLK_PERIOD}*0.025] [get_clocks ${SENSE_CLK}] #=============================== # 3.Timing exception define #=============================== # set_clock_groups -asynchronous \ # -group [get_clocks "${SYS_CLK}"] # set_multicycle_path -setup 6 -from FFA/CP -through ADD/out -to FFB/D # set_multicycle_path -hold 5 -from FFA/CP -through ADD/out -to FFB/D # set_false_path -from [get_clocks $CLK1_NAME] -to [get_clocks $CLK2_NAME] # set_false_path -from [get_clocks $CLK2_NAME] -to [get_clocks $CLK1_NAME] #=============================== # 4.Define reset #=============================== set RST_NAME sys_rst_n set_ideal_network [get_ports ${RST_NAME}] set_dont_touch_network [get_ports ${RST_NAME}] set_drive 0 [get_ports ${RST_NAME}] #=============================== # 5.set input & output delay #=============================== set ALL_IN_EXCEPT [remove_from_collection [all_inputs] [get_ports "${SYS_CLK}"]] # set_input_delay [expr 20*0.4] -clock VIR_CLK "rx" # set_output_delay [expr 20*0.4] -clock VIR_CLK "tx" set_input_delay 10 -clock ${SYS_CLK} ${ALL_IN_EXCEPT} set_output_delay 10 -clock ${SYS_CLK} [all_outputs] # set_input_delay [expr 20*0.4] -clock VIR_CLK "rx" # set_output_delay [expr 20*0.4] -clock VIR_CLK "tx" # set_input_delay [expr ${SYS_CLK_PERIOD}*0.4] -clock $CLK_NAME $ALL_IN_EXCEPT_CLK # set_output_delay [expr ${SYS_CLK_PERIOD}*0.4] -clock $CLK_NAME [all_outputs] #=============================== # 7.set drive & load #=============================== set SLOW_LIB_NAME fsa0m_a_generic_core_ss1p62v125c set FAST_LIB_NAME fsa0m_a_generic_core_ff1p98vm40c set DRIVE_CELL BUF1CK set DRIVE_PIN O set MAX_LOAD [expr [load_of ${SLOW_LIB_NAME}/${DRIVE_CELL}/I]*10] set ALL_IN_EXCEPT_CLK [remove_from_collection [all_inputs] [get_ports "${SYS_CLK}"]] set_driving_cell -lib_cell ${DRIVE_CELL} -pin ${DRIVE_PIN} -no_design_rule ${ALL_IN_EXCEPT_CLK} set_load [expr ${MAX_LOAD}*3] [all_outputs] #=============================== # 8.set operating condition & wire load model #=============================== # set WIRE_LOAD_MODEL "" set SLOW_OPEN_CONDITION WCCOM set FAST_OPEN_CONDITION BCCOM set auto_wire_load_selection true set_operating_conditions -max ${SLOW_OPEN_CONDITION} -max_library ${SLOW_LIB_NAME} \ -min ${FAST_OPEN_CONDITION} -min_library ${FAST_LIB_NAME} #=============================== # 10.Elimate the multiple-port inter-connect & define name style #=============================== set_app_var verilogout_no_tri true # set_app_var verilogout_show_unconnected_pins true set_app_var bus_naming_style {%s[%d]} simplify_constants -boundary_optimization set_fix_multiple_port_nets -all -buffer_constants #=============================== # 11.Set DRC constraint #=============================== set_max_fanout 16 [current_design] set_max_transition 1 [current_design] set_max_capacitance 3 [current_design] #=============================== # 12.Set Dont Use #=============================== #set_dont_use [get_lib_cells "${SLOW_LIB_NAME}/ckbuf* \ \ ${FAST_LIB_NAME}/ckbuf* \ "]
最新发布
07-04
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

日晨难再

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值