[HDLBits] Sim/circuit8

向盟约宣誓

已于 2024-05-02 17:00:07 修改

阅读量362

点赞数 3

CC 4.0 BY-SA版权

分类专栏： HDLBits 文章标签： fpga开发 verilog fpga

于 2024-05-02 16:58:52 首次发布

本文链接：https://blog.csdn.net/m0_66480474/article/details/138394929

HDLBits 专栏收录该内容

178 篇文章

订阅专栏

本文介绍了如何通过分析模拟波形理解一个序列电路的工作原理，并给出了一个使用D触发器实现的示例，包括输入、时钟控制和输出的逻辑操作。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

This is a sequential circuit. Read the simulation waveforms to determine what the circuit does, then implement it.

65707580859095100105110115120125130135140145150155160165170175180185190195200

module top_module (
    input clock,
    input a,
    output p,
    output q );
    always  @(*)begin
        if(clock)
      		p = a;
		else
      		p = p;
    end
    reg q_tmp = 1;
    always@(negedge clock)begin
        q_tmp = p; 
    end
    assign q=q_tmp;
endmodule