cadence教程(IC设计工具原理).ppt

Cadence是一种流行的集成电路设计工具，它在电子设计自动化领域扮演着至关重要的角色。集成电路（IC）设计是一个复杂的过程，需要根据电路的功能和性能要求，在众多选择中，包括系统配置、电路形式、器件结构、工艺方案和设计规则等，力求最小化芯片面积，减少设计成本，缩短设计周期，同时保证全局优化。IC设计的最终产出是掩模版图，通过光刻、掩模制作和工艺流片制作出所需的集成电路。 IC设计的三个主要领域包括行为设计（功能设计）、结构设计（逻辑和电路设计）和物理设计（光刻掩模版的几何和物理特性的具体实现）。IC设计层次涵盖了系统级、算法级、寄存器传输级（RTL级）、逻辑级和电路级。每个层次对应于设计过程的不同阶段和细节程度。 在集成电路设计中，正确性要求非常高，对外引出端的数目受限于外形尺寸，增加了芯片检测的难度。此外，布局和布线的复杂性导致版图设计的挑战。分层次设计和模块化设计成为集成电路设计的关键方法。 为了减少IC设计错误，芯片中可以设置容错电路，同时借助计算机辅助设计工具（EDA工具）对设计进行反复验证。设计信息主要通过设计图和语言描述，包括功能描述、逻辑描述、电路描述和版图描述。 IC设计流程可以是理想化的，从系统编译直接得到物理版图描述，但这种技术因缺乏有效的CAD工具而难以实现。现实中的设计流程多为分层次设计，尤其适用于数字系统设计，尽管在数字IC设计中仍需要大量的人工干预。 在设计方法上，包括全定制设计、半定制设计（如通道门阵列法和门海法）和定制设计（如标准单元法和通用单元法）。电子设计自动化（EDA）则是利用计算机进行电子自动化设计的技术，其内容广泛，包括系统设计与仿真、电路设计与仿真、印制电路板设计与校正、集成电路版图设计、数模混合设计、嵌入式系统设计、软硬件系统协同设计、系统芯片设计、可编程逻辑器件和可编程系统芯片设计、专用集成电路设计等。 EDA的高级硬件描述语言的完善和IP（Intellectual Property）核的广泛使用，使得电子系统设计发生了根本性转变。IP核是指具有独立功能，可重复使用在SoC（系统级芯片）和ASIC（应用特定集成电路）中的电路模块。IP核分为软核、固核和硬核三种类型。 软核IP是用硬件描述语言描述的RTL级电路功能块，设计周期短、投入少，但物理实现的适应性较低，性能有不确定性。硬核IP则是针对特定工艺库优化过的物理级版图，性能稳定，但设计的灵活性较低。 集成电路设计是一个涉及多学科知识和多种专业技能的复杂过程，需要各种专业的EDA工具支持。Cadence作为这一领域的佼佼者，提供了一系列设计工具来满足从系统级到物理级的设计需求，是现代集成电路设计不可或缺的工具之一。通过这些先进的设计工具，工程师能够在保证设计质量和性能的同时，提高设计效率，缩短产品上市时间。